已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著微電子技術(shù)的迅速發(fā)展,集成電路的集成度越來越高,同時推動了嵌入式系統(tǒng)由傳統(tǒng)的板上系統(tǒng)時代進(jìn)入片上系統(tǒng)(System on a Chip, SoC)時代。而CPU是SoC的核心,研究如何設(shè)計與實現(xiàn)有效的CPU成為SoC的關(guān)鍵問題。
本文基于現(xiàn)代EDA技術(shù),在FPGA上設(shè)計并實現(xiàn)一種具有MIPS風(fēng)格的16位五級流水線RISC CPU。在CPU設(shè)計和實現(xiàn)的過程中,所取得的主要研究成果有:
(1)選定MIPS體系結(jié)構(gòu)為C
2、PU的構(gòu)架,以MIPS指令集為參考,設(shè)計指令集;通過抽象指令集中每條指令的共性,并結(jié)合流水線技術(shù),設(shè)計五級(取指、譯碼、執(zhí)行、訪存、寫回)流水線數(shù)據(jù)通路;采用VHDL實現(xiàn)數(shù)據(jù)通路上的功能模塊。
(2)根據(jù)數(shù)據(jù)通路所需要的控制信號,設(shè)計能使數(shù)據(jù)通路有效工作的控制通路;針對控制相關(guān),設(shè)計控制檢測模塊;針對軟件異常和中斷,設(shè)計中斷控制器;采用VHDL實現(xiàn)控制通路、控制相關(guān)檢測模塊和中斷控制器。
(3)針對所設(shè)計CPU的特性
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- mips流水線cpu的verilog實現(xiàn)
- 基于FPGA的32位五級流水線CPU的研究與設(shè)計.pdf
- 基于FPGA的遺傳算法流水線實現(xiàn).pdf
- 基于MIPS精簡指令集流水線CPU的設(shè)計與實現(xiàn).pdf
- 基于FPGA的1024點流水線結(jié)構(gòu)FFT算法的研究與實現(xiàn).pdf
- 基于FPGA與流水線CORDIC算法的FFT處理器的實現(xiàn).pdf
- 帶中斷系統(tǒng)的五級流水線CPU設(shè)計.pdf
- 流水線
- 嵌入式CPU流水線退休機(jī)制研究.pdf
- 基于FPGA的1024點流水線工作方式的FFT實現(xiàn).pdf
- 流水線圖像旋轉(zhuǎn)ASIC設(shè)計與實現(xiàn).pdf
- 基于流水線ADC的MDAC研究與設(shè)計.pdf
- 可變點流水線結(jié)構(gòu)FFT處理器的設(shè)計及其FPGA實現(xiàn).pdf
- 流水線技術(shù)
- 服裝吊掛流水線控制系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 服裝吊掛流水線控制系統(tǒng)的設(shè)計與實現(xiàn)
- 基于STEP7的白車身流水線系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 基于不同域的流水線ADC數(shù)字校準(zhǔn)方法的設(shè)計與實現(xiàn).pdf
- 基于PLC的噴涂烘干流水線的溫度控制與實現(xiàn).pdf
- 精益流水線的設(shè)計要素
評論
0/150
提交評論