應(yīng)用于全數(shù)字鎖相環(huán)中的時(shí)間數(shù)字轉(zhuǎn)換器和計(jì)數(shù)器的研究與設(shè)計(jì).pdf

1、近年來隨著工藝技術(shù)的進(jìn)步和最小尺寸的縮減，越來越多的數(shù)字電路被重新研究并推陳出新。于是，時(shí)間數(shù)字轉(zhuǎn)換器和全數(shù)字鎖相環(huán)成為了近年來集成電路設(shè)計(jì)工業(yè)界和學(xué)術(shù)界研究的熱點(diǎn)。本論文主要針對(duì)應(yīng)用于全數(shù)字鎖相環(huán)中的時(shí)間數(shù)字轉(zhuǎn)換器和計(jì)數(shù)器進(jìn)行了研究與討論，設(shè)計(jì)了應(yīng)用于2.4GHz-5.2GHz全數(shù)字鎖相環(huán)中的時(shí)間數(shù)字轉(zhuǎn)換器和計(jì)數(shù)器，并與全數(shù)字鎖相環(huán)的其它模塊進(jìn)行了集成，最終使用CMOS工藝對(duì)設(shè)計(jì)進(jìn)行了芯片實(shí)現(xiàn)與測(cè)試。
　　本文首先簡單分析了全數(shù)

2、字鎖相環(huán)的架構(gòu)，又給出了這種架構(gòu)下的相位測(cè)量方案，其后進(jìn)行了全數(shù)字鎖相環(huán)中的時(shí)間數(shù)字轉(zhuǎn)換器與計(jì)數(shù)器的結(jié)構(gòu)分析和指標(biāo)分析。在此基礎(chǔ)上，針對(duì)設(shè)計(jì)的功能要求與性能指標(biāo)，提出了自己的設(shè)計(jì)方案。
　　論文給出了一種兩級(jí)時(shí)間數(shù)字轉(zhuǎn)換器，第一級(jí)采用緩沖器鏈實(shí)現(xiàn)粗量化，第二級(jí)采用Vernier延時(shí)鏈實(shí)現(xiàn)細(xì)量化。既防止了鏈路太長導(dǎo)致非線性太差，又通過第二級(jí)量化實(shí)現(xiàn)了高分辨率。
　　關(guān)于兩級(jí)量化的中間級(jí)電路，創(chuàng)新的提出了一種時(shí)間偏差選擇電路，其

3、作用為提取參考信號(hào)與最近的延時(shí)的數(shù)據(jù)信號(hào)間的時(shí)間偏差。其包括選擇信號(hào)發(fā)生器和兩個(gè)相同的多選一選擇器，且理論上不引入非線性偏差和線性偏差。
　　在后續(xù)的時(shí)間數(shù)字轉(zhuǎn)換器的優(yōu)化設(shè)計(jì)中，將高頻信號(hào)周期測(cè)量單元與偏差測(cè)量單元分離，對(duì)偏差測(cè)量部分進(jìn)行高頻信號(hào)邊沿采樣繼而簡化了設(shè)計(jì)方案，實(shí)現(xiàn)了線性度的改善與面積功耗的減少。
　　論文給出了一種高頻寬帶計(jì)數(shù)器的電路，并且根據(jù)環(huán)路要求給出了關(guān)于不同時(shí)鐘域的采樣電路。采樣電路包括過采樣得到與數(shù)據(jù)