基于多核DSP的信號采集處理板設(shè)計.pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著科技的不斷發(fā)展，雷達系統(tǒng)對信號采集處理板卡的要求也在不斷的提升。與此同時，日益復(fù)雜的實時信號處理算法對信號采集處理板的處理速度、數(shù)據(jù)吞吐量等方面的要求也在不斷的提高。隨著信號采集處理板卡應(yīng)用領(lǐng)域的不斷擴大，各類平臺對信號采集處理板的體積、功耗以及工作環(huán)境等各方面也有了更高的要求。在此背景下，本文提出了一種新的信號采集處理板的設(shè)計方案。
　　考慮到信號采集處理板精度高、體積小、處理速度高、數(shù)據(jù)吞吐量大以及板卡的通用性和可擴展性的

2、要求，設(shè)計時，板卡以一片高精度AD、一片高性能FPGA、一片多核DSP和CPCI-E標準總線為基本架構(gòu)，以高速串行總線連接各主要芯片。本文首先分析了板卡的系統(tǒng)需求，針對板卡的系統(tǒng)需求完成了主要芯片選型工作并介紹了CPCI-E標準總線平臺，接下來給出了板卡上電源系統(tǒng)和時鐘系統(tǒng)的設(shè)計思路、原理及方法，然后設(shè)計并調(diào)試了板卡中高速串行總線（SRIO、PCIE、千兆以太網(wǎng)）的設(shè)計原理，實現(xiàn)了板卡中高速數(shù)據(jù)的交換，著重說明了SRIO接口的傳輸速率、

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論