高速無源電背板的串擾研究.pdf

1、無源電背板由PCB板和連接器構(gòu)成，是高速板級互連系統(tǒng)中很復雜的情況。在背板互連中，串擾是眾多SI問題中關(guān)鍵的問題之一，在芯片、封裝、PCB和連接器等處都會出現(xiàn)串擾。隨著信號傳輸速率的提升，串擾更加惡化，甚至引發(fā)系統(tǒng)失效。目前，背板互連中的串擾問題尚未引起足夠重視，抑制串擾基本上也還停留在簡單憑借經(jīng)驗的階段。近年來，基于電磁場的電路仿真工具在功能、性能和精度等多方面都取得了較大進展。因此，基于電磁仿真軟件對串擾的物理機制進行探究，提出新的

2、串擾抑制方案，進而為高速電路的設計提供有效指導是極其迫切和必要的。
　　本文圍繞高速無源電背板中的串擾問題進行了研究，涉及串擾的理論和評估手段、互連結(jié)構(gòu)的建模和仿真優(yōu)化、串擾抑制措施、高速背板互連全鏈路的仿真與測試等。主要工作包括：
　　(1)分析了串擾耦合機制、串擾時頻域仿真流程和時頻域串擾評估方法。
　　(2)探究PCB設計中的基本要素對串擾的影響規(guī)律。
　　(3)提出一種矩形諧振腔串擾抑制方法。通過仿真實驗

3、驗證該方法對微帶線間和帶狀線間串擾抑制的有效性，并研究矩形諧振腔的結(jié)構(gòu)參數(shù)對近端串擾的影響。
　　(4)圍繞高速背板上連接器的設計進行仿真優(yōu)化以減小串擾。優(yōu)化連接器的引腳分配方式，包括信號/地引腳分配方式和TX/RX分配方式；對連接器的壓接孔及其殘樁進行分析、建模、仿真和優(yōu)化，研究了通過優(yōu)化結(jié)構(gòu)改善串擾的方法。
　　(5)結(jié)合前期的串擾抑制研究和工程需要，設計實現(xiàn)了一套25G背板實驗系統(tǒng)。在研究背板規(guī)范IEEE802.3bj