基于信號處理系統(tǒng)統(tǒng)計特性的高可靠低功耗電路設(shè)計技術(shù)研究.pdf

1、數(shù)字信號處理技術(shù)近年來發(fā)展迅速，其面向通信及多媒體處理等算法的復(fù)雜度也日漸提高。數(shù)字集成電路是信號處理實現(xiàn)的載體，當算法復(fù)雜度大規(guī)模增加時，功耗成為數(shù)字信號處理電路實現(xiàn)的關(guān)鍵性問題之一。因為動態(tài)功耗和電路供電電壓成二次方正比關(guān)系，所以傳統(tǒng)低功耗技術(shù)常利用降低電路供電電壓來實現(xiàn)。但是當電路降低供電電壓時，電路容錯閾值也隨之變小，因此數(shù)字電路本身對噪聲的容錯能力會大大降低。對電路內(nèi)部而言，電路本身容錯能力變?nèi)?；對電路外部而言，隨著數(shù)字集成電

2、路特征尺寸逐漸減小，在深亞微米尺寸下電路外部會出現(xiàn)更多具有統(tǒng)計學(xué)意義的隨機噪聲。隨機噪聲是由工藝或者信號帶來的，其具有以下三個特點：動態(tài)特性、出現(xiàn)在電路的各個位置、不容易被傳統(tǒng)的檢測技術(shù)識別。因此在外界噪聲增加和數(shù)字電路內(nèi)部容錯能力下降的雙重背景下，低功耗的容錯問題成為研究難點之一，其研究的重要性也尤為突出。傳統(tǒng)的容錯技術(shù)主要采用冗余容錯，其解決思路基于以下兩點假設(shè)：其一是冗余模塊同時出錯的概率遠小于單獨模塊；其二是判決模塊邏輯操作正確

3、。但此假設(shè)在深亞微米的電路中并不實際，在低特征尺寸下，電路的本征噪聲會大概率引起冗余模塊的同時出錯和判決模塊的運算錯誤，因此傳統(tǒng)的冗余容錯技術(shù)無法處理深亞微米的低功耗容錯問題。
　　基于統(tǒng)計學(xué)的方法是近年來處理動態(tài)噪聲干擾的有效方法和研究熱點。研究者將馬爾科夫場應(yīng)用到電路容錯設(shè)計中，其通過能量的觀點處理動態(tài)隨機噪聲并取得低功耗下電路的高穩(wěn)定性。以馬氏場論為基礎(chǔ)的電路設(shè)計不再力求每個電路節(jié)點的每個信號在每一個時刻都正確，而是從統(tǒng)計學(xué)

4、的角度使電路正確的聯(lián)合概率最大化。在性能實測中，其電路可在超低供電壓下達到很高的容錯性能。但是馬爾科夫場方法相較于傳統(tǒng)的CMOS電路設(shè)計方法而言存在以下兩點不足：其一是馬爾科夫場電路基本邏輯門電路結(jié)構(gòu)過于復(fù)雜，其面積開銷大約是傳統(tǒng)邏輯門電路的20倍。巨大的硬件開銷制約了該技術(shù)在大規(guī)模集成電路中的應(yīng)用。其二是馬爾科夫場電路特殊的反饋結(jié)構(gòu)的理論分析不足。反饋環(huán)路是模擬電路中常使用的電路結(jié)構(gòu)，其可以有效地提高系統(tǒng)的穩(wěn)定性。但在數(shù)字電路中，對反

5、饋電路的研究主要集中在其存儲性能上，而反饋電路在數(shù)字電路中的容錯特性鮮有被人研究。馬爾科夫場電路因其在超低電壓下的高穩(wěn)定性被廣泛關(guān)注和研究，但其電路的反饋結(jié)構(gòu)缺乏理論支持和依據(jù)，難以支持后續(xù)研究?；隈R爾科夫場電路研究的兩點不足，本文主要從理論證明和電路設(shè)計兩個方面進行深入分析和改進研究。本論文的理論分析采用概率CMOS模型，并結(jié)合信息論的知識進行證明。本論文的電路研究包括基本邏輯單元、基本運算單元和基本信號處理單元，設(shè)計旨在降低面積和

6、復(fù)雜度。
　　在理論分析方法上，本文主要有以下兩點貢獻：
　　?本文提出的分析方法以馬爾科夫電路核心反饋環(huán) NAND-NAND為研究對象，利用概率 CMOS建模概率門。從理論上證明了反饋電路具有概率遞增且上有界的容錯特性，并數(shù)學(xué)證明了馬爾科夫場電路的核心反饋環(huán)電路具有優(yōu)于傳統(tǒng) CMOS電路的容錯性能。理論推導(dǎo)結(jié)果與測試結(jié)果呈現(xiàn)一致性。此結(jié)果不僅可以佐證馬爾科夫場電路結(jié)構(gòu)的有效性，還能為組合電路的反饋容錯奠定理論基礎(chǔ)。

7、　　?本文提出一種基于信息論的分析方法。通過熵和互信息的證明，得到了理論供電電壓表達式，并證明了在保證電路性能的條件下馬爾科夫場電路的供電電壓可以低于傳統(tǒng)的CMOS電路。
　　在電路設(shè)計上，本文主要有以下四點貢獻：
　　?在基本邏輯門設(shè)計中，本文提出一種面積共享的回環(huán)組合邏輯門結(jié)構(gòu)（簡稱回環(huán)門或反饋門）。其結(jié)構(gòu)不僅可以具有相比于傳統(tǒng)馬爾科夫場單元60％的面積節(jié)約，還可以實現(xiàn)3dB的性能提升。文章而后提出共享回環(huán)NAND-NO

8、R結(jié)構(gòu)，以滿足多種邏輯的輸出要求?；诖私Y(jié)構(gòu)的半加器實例設(shè)計可以實現(xiàn)在0.25V供電下相較于傳統(tǒng)CMOS結(jié)構(gòu)平均11dB的性能增益。
　　?在基本運算單元設(shè)計中，本文提出一種基于部分簇能量的馬爾科夫場電路設(shè)計方法，其旨在利用舍去部分性能換取面積的折中。文章隨后利用兩個折中結(jié)構(gòu)構(gòu)建互補邏輯組（后文簡稱邏輯對），其方法在面積共享的同時一方面補償了由于部分簇能量帶來的性能損失，另一方面降低了馬氏隨機場電路的復(fù)雜度。文章基于部分簇能量互補

9、對設(shè)計了全共享的超前進位加法器，并從電路的前端仿真到后端布局布線進行了版圖實現(xiàn)和芯片流片。在性能測試中，對比傳統(tǒng)馬爾科夫場電路，本論文提出的加法器結(jié)構(gòu)在低功耗仿真中具有20%的性能提升，并在130nm IBM流片后具有25%的面積節(jié)約。
　　?三模冗余是常見的算法級容錯結(jié)構(gòu)，其假設(shè)選通模塊操作正確來實現(xiàn)冗余容錯，但當電路進入深亞微米，諸多不確定因素引起的隨機噪聲會引起選通模塊的錯誤。因此原有的容錯方法會出現(xiàn)錯誤。受馬爾科夫場方法的

10、啟發(fā)，本論文提出一種雙環(huán)反饋的二模冗余結(jié)構(gòu)，一方面可以有效的應(yīng)對小節(jié)點下的隨機噪聲，另一方面可以有效的節(jié)約30%的冗余面積。在實際測試中，本文提出的結(jié)構(gòu)在超低電壓供電下穩(wěn)定工作且具有至少10.5%的性能提升，同時還具有相比于傳統(tǒng)方法8.33%的時延優(yōu)勢。
　　?在基本數(shù)字信號單元設(shè)計中，本論文針對數(shù)字圖像處理的兩種場景進行了并行的超高速電路設(shè)計和串行的超低功耗的離散余弦變換電路設(shè)計。傳統(tǒng)計算以乘法器為化簡原則，因為乘法器的硬件復(fù)雜

11、度最高。本文首先結(jié)合概率計算表征的特點，選擇以加法器作為優(yōu)化核心并提出 OR加法器和OR-AND加法器，以此兩種加法器分別解決不溢出和溢出情況下的加法操作。然后本文利用其加法器結(jié)構(gòu)設(shè)計了全并行離散余弦變換結(jié)構(gòu)，使其在±5%的性能范圍內(nèi)，實現(xiàn)相比于傳統(tǒng)離散余弦變換和概率串行離散余弦變換至少10倍的面積×?xí)r延增益。在串行低功耗離散余弦變換的設(shè)計中，本文提出概率計算和馬爾科夫場電路聯(lián)合設(shè)計的方法，設(shè)計了概率計算MRF串行離散余弦變換電路，并使