基于RapidIO的讀寫DMA引擎設計與實現(xiàn).pdf

1、在嵌入式多核互連系統(tǒng)中，如何定義芯片之間的通信成為一個不可忽視的問題，因此建立一個通用的多核互連協(xié)議標準是十分有必要的。RapidIO（Rapid Input Output）高速串行接口可以完全滿足這種需求，它可以實現(xiàn)片內(nèi)片外通信互連，并支持各種拓撲結(jié)構(gòu)。
　　RapidIO支持多種傳輸模式，PIO（Program IO）傳輸模式是最常用的一種模式。由于它要用到處理器內(nèi)部的EDMA（Enhanced Direct Memory A

2、ccess）部件，并且需要地址映射，因此在進行大批量數(shù)據(jù)傳輸時會造成系統(tǒng)資源浪費和增加傳輸?shù)膹碗s性。為了減少性能損失，本文在商用DMA（Direct Memory Access）IP核的基礎(chǔ)上，根據(jù)RapidIO的特點在其內(nèi)部設計讀寫DMA引擎，用于實現(xiàn)大批量數(shù)據(jù)的搬移，本文的主要工作如下：
　?。?）研究了RapidIO2.1協(xié)議的組成，仔細研究了串行RapidIO的結(jié)構(gòu)，分析了APIO(AXI-PIO)操作和RPIO（Rapi

3、dIO-PIO）操作，并對地址映射進行探討，引出PIO傳輸模式和DMA傳輸模式。
　　（2）根據(jù)RapidIO的結(jié)構(gòu)和協(xié)議，設計出兩種完全獨立的讀DMA引擎和寫DMA引擎。給出兩種可實現(xiàn)的配置方式，考慮到AXI請求和RapidIO請求一次可傳輸?shù)臄?shù)據(jù)大小不一致，并根據(jù)AXI協(xié)議和數(shù)據(jù)緩沖器的位寬確定請求劃分的規(guī)則；研究了數(shù)據(jù)大小端轉(zhuǎn)換的方式，確定了數(shù)據(jù)進出DMA引擎的排列順序，最后設計出讀寫DMA引擎的結(jié)構(gòu)框圖。
　　（3）

4、設計讀寫DMA引擎的功能單元，包括包格式處理單元、讀寫請求產(chǎn)生單元和讀寫請求處理單元等基本模塊，確定了更詳細的請求劃分規(guī)則和數(shù)據(jù)大小的表示方法。從IB（Inbound）和OB（Outbound）方向描述了設計的具體步驟，重點研究了一字傳輸和非對齊傳輸?shù)那樾危⒔o出解決方案。對讀寫引擎進行對比，探討劃分讀寫引擎的原因。
　　（4）對設計的讀寫DMA引擎進行系統(tǒng)級模擬驗證，同時對核心代碼進行RC綜合，最低時鐘頻率為333Mhz；對不同