2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩76頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文針對仿真測試轉(zhuǎn)臺發(fā)展需求,設(shè)計開發(fā)了一套以FPGA和DSP以及ARM作為核心器件、以實時以太網(wǎng)EtherCAT作為通信總線、集成了諸多接口和功能的主從模塊式伺服控制器。
  首先全面的介紹了國內(nèi)外在伺服控制器的研究現(xiàn)狀,分析了伺服控制器的硬件構(gòu)成和主要的伺服控制算法。根據(jù)轉(zhuǎn)臺控制系統(tǒng)的功能要求,提出了由軸控制器、主控制器和實時以太網(wǎng)總線組成的總體設(shè)計方案。其中,軸控制器以DSP和FPGA為核心器件,負(fù)責(zé)實現(xiàn)單個軸的閉環(huán)控制;主

2、控制器以 ARM和FPGA為核心器件,對所有的軸控制器進(jìn)行配置和管理;而軸控制器和主控制器間的通信則采用實時以太網(wǎng)總線EtherCAT實現(xiàn)。
  然后,對軸控制器的功能需求進(jìn)行了分析,考慮接口、尺寸以及電磁兼容性等要求,采用雙層架構(gòu)和四層PCB板結(jié)構(gòu),完成了核心控制器以及外圍電路的硬件設(shè)計和制作。通過FPGA程序設(shè)計,實現(xiàn)了I/O讀寫、D/A和A/D信號轉(zhuǎn)換、增量式和絕對式編碼器信號處理等功能;通過DSP程序設(shè)計,實現(xiàn)了各種典型指

3、令的規(guī)劃、參數(shù)可靈活配置的,包含串聯(lián)、前饋及限波等環(huán)節(jié)的控制算法。
  其次,根據(jù)主控制器配置和管理軸控制器的功能要求,設(shè)計了以ARM+FPGA為核心板,其它外圍電路及接口為載板的架構(gòu)方案,采用四層板實現(xiàn)硬件電路的設(shè)計。在硬件設(shè)計的基礎(chǔ)上進(jìn)一步開發(fā)了FPGA和ARM程序,利用ARM的FSMC實現(xiàn)了與FPGA的數(shù)據(jù)交互,采用嵌uC/OS-II操作系統(tǒng)方案進(jìn)行多任務(wù)開發(fā),實現(xiàn)了軸控制器的管理以及與外圍設(shè)備的通信。
  最后,對實

4、時以太網(wǎng)總線EtherCAT的軟硬件進(jìn)行了詳細(xì)設(shè)計。EtherCAT實時以太網(wǎng)工業(yè)總線采用主從式控制結(jié)構(gòu),主站發(fā)送以太網(wǎng)幀給各個從站,從站從數(shù)據(jù)幀中抽取數(shù)據(jù)或?qū)?shù)據(jù)插入。主站目前采用PC機(jī)以太網(wǎng)卡,通過Twincat實現(xiàn)主站功能;從站上采用ET1100作為從站控制器,ET1100通過并行總線的方式與軸控制器相連,軸控制器中的FPGA通過CFI Controller對ET1100進(jìn)行讀寫控制,完成EtherCAT從站的開發(fā),實現(xiàn)了主站和軸

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論