09助理電子工程師論證綜合知識(shí)試題

1、助理電子工程師論證綜合知識(shí)試題 助理電子工程師論證綜合知識(shí)試題2009-4-8一、是非題（每題1.5分，共24分）1、 （ ）交流220V市電電網(wǎng)應(yīng)是電壓源，它的內(nèi)阻愈大愈好。2、 （ ）示波器的輸入電阻應(yīng)愈大愈好，以減輕它對(duì)被測(cè)電路的影響。3、 （ ）負(fù)反饋雖使放大器的增益下降，但可加大放大器的頻帶寬度，即使fH、f均增大。 H4、 （ ）低通濾波電路對(duì)信號(hào)的相移為正值，即輸出信號(hào)的相位要落后于輸入信號(hào)一個(gè)相角。5、 （ ）對(duì)輸入信號(hào)

2、而言，場(chǎng)效應(yīng)管放大器的動(dòng)態(tài)范圍要比BJT管放大器的動(dòng)態(tài)范圍大許多。6、 （ ）當(dāng)51單片機(jī)被復(fù)位后，程序計(jì)數(shù)器PC中的內(nèi)容總是被設(shè)置成0000H。7、 （ ）邏輯代數(shù)中，存在下述關(guān)系：A+BC=（A+B）（A+C）。8、 （ ）多輸入端或非門中沒有用到的輸入端口最好接高電平，以免干擾信號(hào)竄入電路。9、 （ ）N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)（N-1）次分頻。10、 （ ）74LS47是輸出低電平有效的7段字形譯碼器，與其相配合使用的LED數(shù)碼管應(yīng)為

3、共陰接法。11、 （ ）SN54HX X /74HX X系列器件均為高速系列數(shù)字集成芯片。12、 （ ）在數(shù)字電路系統(tǒng)中，信號(hào)波形產(chǎn)生毛刺（競爭冒險(xiǎn)）的條件是在同 一時(shí)刻有多個(gè)輸入信號(hào)發(fā)生突變。13、 （ ）51單片機(jī)中，堆棧存放數(shù)據(jù)的原則是先進(jìn)后出，后進(jìn)先出，數(shù)據(jù)進(jìn) 棧后，棧頂向下移動(dòng)，棧指針SP值隨之減小。14、 （ ）51單片機(jī)的P0?P3四個(gè)I/O端口，在作輸入接口使用時(shí)，均需由CPU向其寫入“1”，以免誤讀。15、 （ ）AR

4、M7處理器的字長為32位，所有數(shù)據(jù)操作均以半字（16位）為單位 。16、 （ ）FPGA的顯著特點(diǎn)是它的靈活性、高速性及豐富的資源。）已知電路如圖示 ，A、L=A?BB、L=ABC、L=A+BD、L=A+B（每題2分，共26分） 二、選擇題 1、（輸出L與輸入A、B的邏輯關(guān)系為:A、產(chǎn)生波形失真的主要原因是f、f均過低 Vi . 、B、 產(chǎn)生波形失我的主要原因 C — 一是fL、fH均過高 _T1^ H怡“ ■ k :C、 產(chǎn)生V波形

5、失真的主要原因 o_ 珀一□萸是f過低，產(chǎn)生V波形失 ----―真的'主要原因是f：過高D、 產(chǎn)生V波形失真的主要原因是f過高，產(chǎn)生V波形失真的主要原因是f過低 L °2）下列數(shù)據(jù)中，數(shù)值最大的為：A、（1° 1°°1）2C、 （°°1° 1°°1）BCD）基本比較器與滯回比較器相比:A、前者靈敏度高，后者抗干擾能力強(qiáng)B、前者靈敏度差，后者

6、抗干擾能力強(qiáng)C、前者靈敏度高，后者抗干擾能力差D、前者靈敏度差，后來抗干擾能力差3、( ）已知放大電路如圖示，輸出V、V 與輸入七信號(hào)間的幅度關(guān)系為1： °2A、 \VQI |^|V21^1 B、\V°1|Q|V °2|N1C、\V°1\>\V°J>ID、\V°1\>1,°2\V°2W14、（ 已知倍壓整流濾波電路如圖示，已知輸入的交流電壓

7、為1°伏，則二極 管D1的耐壓為： '大于1°V大于14.14V大于2°V大于28.28VA、B、C、D、5、( ）已知音頻功率放大電路如圖示， 輸 入信號(hào)V為2伏，則負(fù)載R上 的電壓大 或?yàn)椋ㄔO(shè)C的容量足夠大） A、大于2伏 B、5伏左右 C、略小于2伏 D、略小于1.4伏6、( 已知放大電路輸入波形是較為理想的方波，其輸出信號(hào)的波形可能為V°2 有 關(guān):其主要原因可能與放大器的下限截止