Cu(Ti)和Cu(Cr)合金薄膜的制備及性能研究.pdf

1、隨著集成電路特征尺寸不斷減小，電阻電容（RC）延遲成為制約集成電路發(fā)展的主要瓶頸。為了降低RC延遲，提高器件的反應速度，銅由于其優(yōu)良的導電性和抗電遷移能力取代鋁，成為第二代互連材料。然而，超薄阻擋層良好臺階覆蓋率卻是集成電路工藝的巨大挑戰(zhàn)；此外，擴散阻擋層減少了互連線中銅的有效橫截面面積，導致互連系統(tǒng)電阻率增加。因此，考慮去除擴散阻擋層是非常有必要的。合金化的方法由于可以改善薄膜的性能，解決上述問題，得到很大重視。進行銅金屬化基礎理論研

2、究，對于優(yōu)化銅互連性能、提高銅互連可靠性和超大規(guī)模集成電路系統(tǒng)的產(chǎn)量具有極其重要的意義。
　　在本研究中，主要探討了銅合金薄膜的性能及其在集成電路互連材料上的應用。純Cu和兩種不同濃度的Cu(Ti)、Cu(Cr)薄膜采用直流磁控濺射的方法沉積在SiO2/Si襯底。然后在真空度為2×10-4Pa條件下進行300℃~700℃的熱處理。對熱處理過的樣品采用四探針、X射線衍射儀（XRD）、X射線光電子能譜（XPS）、掃描電子顯微鏡（SEM

3、）、透射電子顯微鏡（TEM）和半導體分析儀（Keithley2400）進行觀察和測量。
　　實驗結果表明，直接在SiO2襯底上沉積純銅薄膜，500℃退火后就發(fā)生明顯失效，薄膜的穩(wěn)定性和電學特性較差。
　　對于 Cu(Ti)/SiO2合金薄膜體系，其穩(wěn)定性和電學特性得到了一定改善。退火后 Ti原子向外擴散到自由表面和銅合金/二氧化硅交界面，并在Cu(5.4at.％Ti)薄膜和SiO2界面間形成一層7nm的阻擋層。但仍有大量Ti

4、原子殘留在銅膜中，這導致Cu(1.6at.%Ti)薄膜與SiO2間無連續(xù)阻擋層生成，膜基結合性差。Cu(1.6at.%Ti)薄膜退火到700℃后檢測到Cu3Si，說明此時薄膜中已發(fā)生擴散反應。由于薄膜中含Ti量較高，對銅膜的附加電阻增加，退火后電阻并沒有達到期望值。Cu(1.6at.%Ti)電極 MOS小時退火態(tài)漏電流比1小時退火態(tài)漏電流增加一個數(shù)量級，說明其穩(wěn)定性較差，而Cu(5.4at.%Ti)電極MOS漏電流可以幾乎保持不變。