低電壓SRAM下的針對漏流的新型加法校準技術.pdf

1、隨著半導體工藝的進步，SRAM朝著高速，低功耗的方向不斷邁進。然而，存在于位線上的漏電流也越來越大。漏電流的增大導致了SRAM性能的下降。尤其是，當泄漏電流的大小達到一個臨界值時，會造成讀失效。因此，對漏電流的研究至關重要。本文的主要工作如下:
　　1、本文首先介紹了SRAM的三種基本操作，分別是讀操作，寫操作和保持操作。然后介紹了國內(nèi)外幾種經(jīng)典的漏流應對技術，包括BLC技術、X-calibration技術以及位線正反饋補償技術。

2、詳細分析了它們的工作原理，并且總結了各自的優(yōu)缺點。
　　2、為了加快靈敏放大器(SA)的讀取速度，本文提出了一種基于X-calibration(XC)電路的改進方案，即加法校準電路(Additive Calibration，AC)。通過實驗手段，證實了加法校準電路能夠花費更少的時間來讀出數(shù)據(jù)，提升了SRAM的性能。不過這種改動能承受的漏電流的大小和XC相近。而且需要一個較長的漏流檢測階段，不適合工作在高頻下。不過AC方案依然有著改

3、進的空間，來克服上述缺點。
　　3、本文進一步對2中的電路加以改進，從時序入手，增加了二次預充的環(huán)節(jié)，得到NAC電路。二次改進后的NAC方案，它最主要的特點在于時序的調(diào)整，比XC技術多了一個操作。仿真結果說明，NAC的優(yōu)點不僅在于同加法校準電路一樣提高了SA的驅(qū)動能力。更重要的，在于它能比XC承受更大的漏流，這符合當今漏流補償技術的發(fā)展趨勢。在SMIC65nm工藝下，基于本文提出的技術，具體實現(xiàn)電路的最終仿真結果是:可承受漏流的能