基于PCIExpress總線(xiàn)的物理編碼子層設(shè)計(jì).pdf

1、計(jì)算機(jī)平臺(tái)的高速發(fā)展要求I/O總線(xiàn)技術(shù)升級(jí)，I/O帶寬的需求則驅(qū)動(dòng)著傳統(tǒng)的并行總線(xiàn)向高速串行總線(xiàn)過(guò)渡。PCI Express作為高速串行總線(xiàn)的典型應(yīng)用，是第三代通用I/O總線(xiàn)技術(shù)，是高性能計(jì)算發(fā)展的關(guān)鍵技術(shù)。對(duì)PCI Express總線(xiàn)的研究具有重要意義。
　　針對(duì)PCI Express總線(xiàn)，論文分別從系統(tǒng)拓?fù)浣Y(jié)構(gòu)，總線(xiàn)體系結(jié)構(gòu)，物理層功能等方面進(jìn)行研究，重點(diǎn)研究PCI Express總線(xiàn)物理層的基本構(gòu)成、工作原理和物理編碼子層的

2、具體實(shí)現(xiàn)方式。
　　PCI Express總線(xiàn)物理層的研究?jī)?nèi)容包含理論分析和實(shí)際設(shè)計(jì)兩方面。理論分析方面，論文詳盡分析物理層的所有功能模塊，包括邏輯物理層和電氣物理層。其中，邏輯物理層包含數(shù)據(jù)包裝配與拆解電路、字節(jié)拆分與重組電路、擾碼與解擾電路、編碼與解碼電路、符號(hào)鎖定電路、頻率補(bǔ)償電路、多通道相位補(bǔ)償電路和鏈路初始化與訓(xùn)練電路;電氣物理層則包含鎖相環(huán)電路、時(shí)鐘數(shù)據(jù)恢復(fù)電路、并串轉(zhuǎn)換與串并轉(zhuǎn)換電路和差動(dòng)發(fā)送與差動(dòng)接收電路。根據(jù)PI

3、PE接口協(xié)議，物理層還可劃分為媒體訪(fǎng)問(wèn)控制層MAC、物理編碼子層PCS和物理媒體接觸層PMA。實(shí)際設(shè)計(jì)方面，論文主要研究物理編碼子層PCS各功能模塊的具體設(shè)計(jì)方法，包括邏輯運(yùn)算8b/10b編解碼電路、并行符號(hào)鎖定電路、半滿(mǎn)彈性緩沖器電路、電源管理電路、接收器狀態(tài)反饋電路和時(shí)鐘管理設(shè)計(jì)。
　　針對(duì)物理編碼子層代碼設(shè)計(jì)，論文從多方面驗(yàn)證其功能的正確性和一致性。驗(yàn)證方案包括VCS軟件仿真和FPGA驗(yàn)證。軟件仿真涉及模塊仿真、物理編碼子層