2023年全國(guó)碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩37頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、第1頁(yè)共38頁(yè)基于單片機(jī)與CPLD的等精度頻率計(jì)的設(shè)計(jì)摘要:本文論述了數(shù)字頻率計(jì)的實(shí)現(xiàn),利用CPLD(ComplexProgrammableLogicDevice)進(jìn)行頻率的計(jì)數(shù),單片機(jī)實(shí)施控制實(shí)現(xiàn)頻率計(jì)的設(shè)計(jì)過程。該頻率計(jì)利用CPLD來實(shí)現(xiàn)頻率、周期、脈寬和占空比的測(cè)量計(jì)數(shù)。等精度的測(cè)量方法具有較高的測(cè)量精度。利用單片機(jī)完成整個(gè)測(cè)量電路的測(cè)試控制、數(shù)據(jù)處理和顯示輸出。本文論述了硬件電路的組成和單片機(jī)的軟件控制流程。其中硬件電路包括按鍵

2、控制模塊、顯示模塊、輸入信號(hào)的放大整形模塊以及單片機(jī)和CPLD主控模塊。系統(tǒng)將單片機(jī)89C51的控制靈活性及CPLD芯片的現(xiàn)場(chǎng)可編程性相結(jié)合,不但大大的縮短了開發(fā)研制的周期,而且還使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小,可靠性高,測(cè)量范圍廣、精度高等優(yōu)點(diǎn)。關(guān)鍵詞:?jiǎn)纹瑱C(jī),CPLD,頻率計(jì)第3頁(yè)共38頁(yè)規(guī)模集成電路,使儀器在小型化、耗電、可靠性等方面都發(fā)生了重大變化。特別是隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅速發(fā)展(單片機(jī)的出現(xiàn)和發(fā)展),使傳統(tǒng)的頻率計(jì)在

3、原理、功能、精度、及自動(dòng)化水平等方面都發(fā)生了巨大變化從而產(chǎn)生新一代頻率計(jì),特別是等精度頻率計(jì),等精度頻率計(jì)以其測(cè)量精準(zhǔn)、精度高、方便等優(yōu)勢(shì)得到廣泛的應(yīng)用,如用AT89C51單片機(jī)與CPLD相結(jié)合設(shè)計(jì)頻率計(jì)的方法可實(shí)現(xiàn)精度較高、等精度和寬范圍頻率計(jì)的設(shè)計(jì)。CPLD內(nèi)部集成了可編程連線以及大量的門電路和觸發(fā)器等基礎(chǔ)邏輯元件,具有集成度高,占用體積小,重量輕,編程靈活,速度快,可靠性高等優(yōu)點(diǎn),廣泛應(yīng)用于邏輯性系統(tǒng)。而AT89C51是ATMEL

4、公司生產(chǎn)的一種低電壓、高性能CMOS8位單片機(jī)管腳少體積小且功能強(qiáng)。片內(nèi)含2KB的可反復(fù)擦寫的只讀FLASH程序存儲(chǔ)器和128B的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器。AT89C系列與MCS51系列單片機(jī)相比有兩大優(yōu)勢(shì):第一片內(nèi)程序存儲(chǔ)器采用閃速存儲(chǔ)器使程序的寫入更加方便;第二提供了更小尺寸的芯片使整個(gè)硬件電路的體積更小等優(yōu)點(diǎn),廣泛應(yīng)用于控制系統(tǒng)電路及測(cè)量運(yùn)算。伴隨頻率計(jì)的發(fā)展,測(cè)頻方法也發(fā)生了變化。20世紀(jì)末電子技術(shù)獲得了飛速的發(fā)展在其推動(dòng)下現(xiàn)代電子產(chǎn)

5、品幾乎透到社會(huì)的各個(gè)領(lǐng)域有力地推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化程度的提高同時(shí)也使現(xiàn)代電子產(chǎn)品性能進(jìn)一步提高產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快?,F(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA(ElectronicDesignAutomation)技術(shù)。EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)在EDA工具軟件平臺(tái)上對(duì)以硬件描述語言VHDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合(布局布線)以及邏輯優(yōu)化和仿真測(cè)試直至實(shí)

6、現(xiàn)既定的電子線路系統(tǒng)功能EDA技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式即利用硬件描述語言和EDA軟件來完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。在電子設(shè)計(jì)技術(shù)領(lǐng)域可編程邏輯器件(CPLD)的應(yīng)用為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性由于該類器件可以通過軟件編程而對(duì)其硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)因而使得硬件的設(shè)計(jì)可以像軟件設(shè)計(jì)那樣方便快捷。這極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程乃至設(shè)計(jì)概念。縱觀可編程邏輯器件的發(fā)展史它在結(jié)構(gòu)原理、集成規(guī)模、下載方式、

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論