計算機組織與系統(tǒng)結構第七章習題答案

1、?156?習題1給出以下概念的解釋說明。指令流水線（Instructionpipelining）流水線深度（PipelineDepth）指令吞吐量（Instructionthroughput）流水線冒險（Hazard）結構冒險（Structuralhazard）控制冒險（Controlhazard）數(shù)據(jù)冒險（Datahazard）流水線阻塞（Pipelinestall）氣泡（Bubble）空操作（nop）分支條件滿足（Branchtak

2、en）分支預測（Branchpredict）靜態(tài)分支預測（Staticpredict）動態(tài)分支預測（Dynamicpredict）延遲分支（Delayedbranch）分支延遲槽（Delayedbranchslot）轉發(fā)（Fwarding）旁路（Bypassing）流水段寄存器（Pipelineregister）IPC（InstructionsPerCycle）靜態(tài)多發(fā)射（Staticmultipleissue）動態(tài)多發(fā)射（Dynami

3、cmultipleissue）超流水線（Superpipelining）超長指令字VLIW超標量流水線（Superscalar）動態(tài)流水線（Dynamicpipelining）指令預取（Instructionprefetch）指令分發(fā)（Instructiondispatch）按序發(fā)射（inderissue）無序發(fā)射（outofderissue）存儲站（Reservationstation）重排序緩沖（Rederbuffer）指令提交單元

4、（Instructioncommitunit）亂序執(zhí)行（outofderexecution）按序完成（indercompletion）無序完成（outofdercompletion）2.簡單回答下列問題。（1）流水線方式下，一條指令的執(zhí)行時間縮短了還是加長了？程序的執(zhí)行時間縮短了還是加長了？為什么？（2）具有什么特征的指令集易于實現(xiàn)指令流水線？（3）流水線處理器中時鐘周期如何確定？單條流水線處理器的CPI為多少？每個時鐘周期一定有一條指

5、令完成嗎？為什么？（4）流水線處理器的控制器實現(xiàn)方式更類似于單周期控制器還是多周期控制器？（5）為什么要在各流水段之間加寄存器？各流水段寄存器的寬度是否都一樣？為什么？（6）你能列出哪幾種流水線被阻塞的情況？你知道硬件和軟件是如何處理它們的嗎？（7）超流水線和多發(fā)射流水線的主要區(qū)別是什么？（8）靜態(tài)多發(fā)射流水線和動態(tài)多發(fā)射流水線的主要區(qū)別是什么？（9）為什么說Pentium4是“CISC殼、RISC核”的體系結構？?158?5.假定最復

6、雜的一條指令所用的組合邏輯分成6塊，依次為A~F，其延遲分別為80ps、30ps、60ps、50ps、70ps、10ps。在這些組合邏輯塊之間插入必要的流水段寄存器就可實現(xiàn)相應的指令流水線，寄存器延遲為20ps。理想情況下，以下各種方式所得到的時鐘周期、指令吞吐率和指令執(zhí)行時間各是多少？應該在哪里插入流水線寄存器？（1）插入一個流水段寄存器，得到一個兩級流水線（2）插入兩個流水段寄存器，得到一個三級流水線（3）插入三個流水段寄存器，得到

7、一個四級流水線（4）吞吐量最大的流水線參考答案：參考答案：（1）兩級流水線的平衡點在C和D之間，其前面一個流水段的組合邏輯延時為803060=170ps，后面一個流水段的組合邏輯延時為507010=130ps。這樣每個流水段都以最長延時調(diào)整為17020=190ps，故時鐘周期為190ps，指令吞吐率為1190ps=5.26GOPS，每條指令的執(zhí)行時間為2x190=380ps。（2）兩個流水段寄存器分別插在B和C、D和E之間，這樣第一個流

8、水段的組合邏輯延時為8030=110ps，中間第二段的時延為6050=110ps，最后一個段延時為7010=80ps。這樣每個流水段都以最長延時調(diào)整為11020=130ps，故時鐘周期為130ps，指令吞吐率為1130ps=7.69GOPS，每條指令的執(zhí)行時間為3x130=390ps。（3）三個流水段寄存器分別插在A和B、C和D、D和E之間，這樣第一個流水段的組合邏輯延時為80ps，第二段時延為3060=90ps，第三段時延為50ps，

9、最后一段延時為7010=80ps。這樣每個流水段都以最長延時調(diào)整為9020=110ps，故時鐘周期為110ps，指令吞吐率為1110ps=9.09GOPS，每條指令的執(zhí)行時間為4x110=440ps。（4）因為所有組合邏輯塊中最長延時為80ps，所以，達到最大可能吞吐率的劃分應該是以一個流水段延時為80ps20ps來進行，因此，至少按五段來劃分，分別把流水段寄存器插在A和B、B和C、C和D、D和E之間，這樣第一段的組合邏輯延時為80ps