硬件工程師筆試題

1、1、同步電路和異步電路的區(qū)別是什么？同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。電路設(shè)計(jì)可分類(lèi)為同步電路和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作，而異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開(kāi)始”和“完成”信號(hào)使之同步。異步電路具有下列優(yōu)點(diǎn)異步電路具有下列優(yōu)點(diǎn)無(wú)時(shí)鐘歪斜問(wèn)題、低電源消耗、平均效能而無(wú)時(shí)鐘歪斜問(wèn)題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性非最差效能、

2、模塊性、可組合和可復(fù)用性整個(gè)設(shè)計(jì)中只有一個(gè)全局時(shí)鐘成為同步邏輯。只有時(shí)鐘脈沖同時(shí)到達(dá)各記憶元件的時(shí)鐘端，才能發(fā)生預(yù)期改變。?多時(shí)鐘系統(tǒng)邏輯設(shè)計(jì)成為異步邏輯。電路狀態(tài)改變由輸入信號(hào)引起同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。2、什么是“線(xiàn)與“邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？線(xiàn)與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門(mén)來(lái)實(shí)現(xiàn)，由于不用oc門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。同

3、時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。3、什么是Setup和Holdup時(shí)間？建立時(shí)間(SetupTime)和保持時(shí)間（Holdtime）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間（Setupholdtime是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求）5、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？在組合邏輯中，由于門(mén)的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門(mén)的時(shí)間不一致叫競(jìng)

4、爭(zhēng)。因此產(chǎn)生的干擾脈沖毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。6、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.33.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者

5、12V。TTL集成電路的主要型式為晶體管－晶體管邏輯門(mén)（transisttransistlogicgate），TTL大部分都采用5V電源。1.輸出高電平Uoh和輸出低電平UolUoh≥2.4VUol≤0.4V2.輸入高電平和輸入低電平Uih≥2.0V，Uil≤0.8VCMOS電路是電壓控制器件，輸入電阻極大，對(duì)于干擾信號(hào)十分敏感，因此不用的輸入端不應(yīng)開(kāi)路，接到地或者電源上。CMOS電路的優(yōu)點(diǎn)是噪聲容限較寬，靜態(tài)功耗很小。1.輸出高電平U

6、oh和輸出低電平UolUoh≈VCC，Uol≈GND2.輸入高電平Uoh和輸入低電平UolUih≥0.7VCCUil≤0.2VCCOC門(mén)，即集電極開(kāi)路門(mén)電路，OD門(mén)，即漏極開(kāi)路門(mén)電路，必須外界上拉電阻和電源才能將開(kāi)關(guān)電平作為高低電平用。否則它一般只作為開(kāi)關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動(dòng)門(mén)電路。TTL和COMS電路比較：1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。2）TTL電路的速度快，傳輸延遲時(shí)間短(510ns)，但

7、是功耗大。COMS電路的速度慢，傳輸延遲時(shí)間長(zhǎng)(2550ns)但功耗低。COMS電路本身的功耗與輸入信號(hào)的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。COMS電路的鎖定效應(yīng)：COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí)，COMS的內(nèi)部電流能達(dá)到40mA以上，很容易燒毀芯片。防御措施：1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過(guò)不超過(guò)規(guī)定電壓。11、利

8、用4選1實(shí)現(xiàn)F(xyz)=xzyz。12、畫(huà)出NOTNN的符號(hào)，真值表13、為了實(shí)現(xiàn)邏輯（AXB）（CD），請(qǐng)選用以下邏輯中的一種，并說(shuō)明為什么？1）INV2）3）4）N5）N6）X答案：N14、用與非門(mén)等設(shè)計(jì)全加法器15、ABCDE進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果ABCDE中1的個(gè)數(shù)比0多，那么F輸出為1，否則F為0），用與非門(mén)實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制16、用波形表示D觸發(fā)器的功能17、用邏輯門(mén)畫(huà)出D觸發(fā)器18、D觸發(fā)器和D

9、鎖存器的區(qū)別觸發(fā)器對(duì)時(shí)鐘脈沖邊沿（上升或下降）敏感，在邊沿來(lái)臨時(shí)變化狀態(tài)；鎖存器對(duì)時(shí)鐘脈沖電平（持續(xù)時(shí)間）敏感，在一持續(xù)電平期間都運(yùn)作。19、請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)4倍分頻的邏輯電路20、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)21、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？22、RS232、RS485的區(qū)別？RS232是三芯線(xiàn)通信，信號(hào)單端方式傳送，通信距離不超12米，理論上為30米R(shí)S485是兩芯線(xiàn)通信，信號(hào)采用差分方式