版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、VLSI電路與系統(tǒng),課程內(nèi)容: 第一層次:集成電路工藝基礎(chǔ) 第二層次:CMOS數(shù)字集成電路 第三層次:數(shù)字集成電路功能模塊分析設(shè)計(jì)及運(yùn)用 第四層次:數(shù)字集成電路系統(tǒng)設(shè)計(jì)基礎(chǔ),教材及教學(xué)參考,教材&教參:《數(shù)字集成電路-電路、系統(tǒng)與設(shè)計(jì)》電子工業(yè)出版社《CMOS超大規(guī)模集成電路設(shè)計(jì)(第四版)》電子工業(yè)出版社《現(xiàn)代VLSI設(shè)計(jì)-系統(tǒng)芯片設(shè)計(jì)》科學(xué)出版社《超大規(guī)模集成電路與系統(tǒng)導(dǎo)
2、論》 電子工業(yè)出版社,第一章 概論,超大規(guī)模集成電路(Very Large Scale Integrated Circuit,簡寫為VLSI)是泛指各類通用或面向?qū)iT用途而設(shè)計(jì)制造的集成電路. VLSI的設(shè)計(jì)涉及從電子系統(tǒng)到集成電路制造整個(gè)過程。VLSI實(shí)現(xiàn)電子系統(tǒng)的同時(shí)隱含著知識(shí)的集成。VLSI設(shè)計(jì)師應(yīng)當(dāng)具有邏輯抽象、電路技術(shù)、器件物理、加工工藝等方面的綜合知識(shí)。,系統(tǒng)設(shè)計(jì)師(VLSI的用戶)掌握了CAD工具的必要部分之后,
3、可以在邏輯級(jí)以上的層次獨(dú)立設(shè)計(jì),以充分發(fā)揮他的知識(shí)優(yōu)勢和設(shè)計(jì)風(fēng)格。,全新的集成電路生產(chǎn)和市場經(jīng)營觀念,VLSI生產(chǎn)者必須把產(chǎn)品的快周期開發(fā)放在首要位置,力求適時(shí)地將產(chǎn)品推入市場以取得優(yōu)勢。不能因執(zhí)意追求最佳性能價(jià)格比而延誤時(shí)機(jī)。 VLSI生產(chǎn)線承接外部設(shè)計(jì)的代理加工,已導(dǎo)致世界性的IC生產(chǎn)線集中經(jīng)營的趨勢和獨(dú)立,分散的VLSI設(shè)計(jì)行業(yè)的興起。,大企業(yè)已不再可能簡單地憑借以雄厚財(cái)力為基礎(chǔ)的大規(guī)模生產(chǎn)壟斷IC市場。許多有志于涉足IC的小公
4、司憑借智力的優(yōu)勢在短期內(nèi)也可以為自己開辟出收益頗豐的園地。,集成電路已是各類電子系統(tǒng)發(fā)展的基礎(chǔ)技術(shù),計(jì)算機(jī)的發(fā)展就直接依賴于VLSI技術(shù)。 通信技術(shù)特別是電話通信(包括有線電話和移動(dòng)通信)也是受VLSI影響很大的又一領(lǐng)域。信號(hào)處理技術(shù)近年來都成為集成電路特別是專用集成電路應(yīng)用的重要領(lǐng)域。,日用電子技術(shù)和產(chǎn)品 軍事和航天技術(shù)的發(fā)展對(duì)集成電路提出子更為苛刻和更為迫切的要求 在為提高人們健康水平的醫(yī)療保健技術(shù)領(lǐng)域內(nèi),也愈來愈多地使用了
5、各種醫(yī)用電子設(shè)備和集成電路產(chǎn)品。 娛樂消費(fèi)類產(chǎn)品。,1.2 集成電路的分類,按用途分類--數(shù)字集成電路,數(shù)字集成電路是用來專門處理數(shù)字信號(hào)的,各種邏輯門、觸發(fā)器、存儲(chǔ)器等電路都是數(shù)字集成電路。 數(shù)字信號(hào)是二進(jìn)制信號(hào) 數(shù)字電路的工作特點(diǎn)是:電路輸出的二進(jìn)制信號(hào)與輸入二進(jìn)制信號(hào)有一定的邏輯關(guān)系,這個(gè)邏輯關(guān)系就稱為電路的邏輯函數(shù)。,在正常的電壓工作范圍內(nèi),電壓的幅度是被量化了的:某一電壓范圍代表二進(jìn)制狀態(tài)中的一個(gè)狀態(tài),另一電壓范圍則代
6、表了另一個(gè)狀態(tài)。這兩個(gè)范圍之何的不確定范圍應(yīng)盡可能小,這將使電路完全工作在非線性狀態(tài),如下圖所示。,,按用途分類--模擬集成電路,模擬集成電路是對(duì)隨時(shí)間連續(xù)變化的模擬量(電壓或電流等)進(jìn)行處理(放大或變換)的一類集成電路,它通常又可分為線性集成電路和非線性集成電路。 更廣義些,人們把數(shù)字集成電路以外的各種集成電路統(tǒng)稱為模擬集成電路。,,模擬集成電路中的各種集成化的高、低、中頻放大器、差分放大器和運(yùn)算放大器等屬于線性集成電路。 模擬集
7、成電路中的各種混頻器,振蕩器、非線性放大器,整流、檢波和函數(shù)變換的集成電路則屬于非線性集成電路。,按用途分類--數(shù)?;旌霞呻娐?由于數(shù)字信號(hào)在產(chǎn)生、恢復(fù)、傳輸、儲(chǔ)存及其處理方面較之模擬信號(hào)有許多獨(dú)特優(yōu)勢,利用數(shù)字技術(shù)來處理模擬信號(hào)的場合愈來愈廣泛。 高清晰度數(shù)字電視(HDTV)、數(shù)字錄音、數(shù)字化語音通信等許多原以模擬信號(hào)處理技術(shù)為中心的領(lǐng)域都逐步采用了數(shù)字技術(shù)。,在這些領(lǐng)域內(nèi)的電子系統(tǒng)或電子設(shè)備中同時(shí)兼有數(shù)字電路、模擬電路,模-數(shù)(
8、A/D)轉(zhuǎn)換電路和數(shù)-模(D/A)轉(zhuǎn)換電路。 在同一芯片上含有這些電路的集成電路產(chǎn)品通常稱為數(shù)?;旌霞呻娐?。,按集成度分類,將每片含有100個(gè)元件或10個(gè)門以下的集成電路稱為小規(guī)模集成電路(SSI); 每片含有10至100個(gè)邏輯門或100至1000個(gè)元件的集成電路稱為中規(guī)模集成電路(MSI); 每片含100至 5,0O0個(gè)等效門或含有1,000至100,000個(gè)元件的集成電路稱為大規(guī)模集成電路(LSI);,每片有5,000個(gè)門
9、或100,000個(gè)元件以上的集成電路則稱為超大規(guī)模集成電路(VLSI)。每個(gè)邏輯門是指一個(gè)等價(jià)二輸入與非/或非門,按適用性分類--標(biāo)準(zhǔn)通用集成電路和專用集成電路。,通用集成電路是指不同廠家都在同時(shí)生產(chǎn)的用量極大的標(biāo)準(zhǔn)系列產(chǎn)品。這類產(chǎn)品往往集成度高,而且社會(huì)需求量大,通用性強(qiáng)。專用集成電路則是根據(jù)某種電子設(shè)備中特定的技術(shù)要求而專門設(shè)計(jì)的集成電路,簡稱為ASIC。,VLSI設(shè)計(jì)技術(shù)取得突破有三方面的基礎(chǔ),一是器件尺寸按比例縮小理論;二
10、是器件縮小后新的物理機(jī)制和理論模型的建立;三是計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)的進(jìn)步。,向集成系統(tǒng)發(fā)展;通用電路向?qū)S秒娐钒l(fā)展;設(shè)計(jì)、制造、測試等方面的自動(dòng)化程度愈來愈高高速度、高頻率、大功率、低功耗、耐壓高的集成電路產(chǎn)品亦在不斷研究發(fā)展之中。,集成電路的設(shè)計(jì)過程 :自上而下,首先確定將設(shè)計(jì)的電路具有何種性能要求,再確定體系結(jié)構(gòu),亦即將大系統(tǒng)劃分為相對(duì)較為獨(dú)立的子系統(tǒng),依次再進(jìn)行邏輯設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)。由于整個(gè)設(shè)計(jì)方法是自上而
11、下形成一條鏈路,所以每完成一步設(shè)計(jì)都要經(jīng)過仔細(xì)地模擬比較或校驗(yàn),確保該步設(shè)計(jì)正確再轉(zhuǎn)至下一步的設(shè)計(jì)。即使在版圖設(shè)計(jì)完成之后,也還要從版圖中提取參數(shù)再進(jìn)行模擬比較,結(jié)果正確再交付生產(chǎn)制造。,,圖1-2是自上而下設(shè)計(jì)方法框圖,集成電路的設(shè)計(jì)過程 :自下而上,自下而上的設(shè)計(jì)過程則與自上而下的設(shè)計(jì)過程相反。這種設(shè)計(jì)方法是充分利用工藝特性和電特性都相當(dāng)成熟典型的基本電路單元,自下而上地綜合設(shè)計(jì)出各種芯片產(chǎn)品的過程。 隨著IP CORE 產(chǎn)品的
12、豐富及完善,這種設(shè)計(jì)方式越來越受重視。,芯片開發(fā)設(shè)計(jì)的5個(gè)階段,①系統(tǒng)設(shè)計(jì)階段;②電路設(shè)計(jì)階段;③CAD設(shè)計(jì)階段;④樣片生產(chǎn)階段;⑤批量生產(chǎn)階段。,在系統(tǒng)設(shè)計(jì)階段,系統(tǒng)設(shè)計(jì)者要提出系統(tǒng)的總體指標(biāo),其中包括關(guān)鍵功能、子系統(tǒng)劃分、各子系統(tǒng)功能特點(diǎn)以及重要的端口特性、功率消耗、封裝要求以及主要的接口要求。既然是在系統(tǒng)總體規(guī)劃階段進(jìn)行設(shè)計(jì),只宜對(duì)關(guān)鍵特性指標(biāo)作出具體規(guī)定,其余細(xì)節(jié)部分不作苛求,以利后面設(shè)計(jì)階段有較大的回旋余地。,進(jìn)行邏
13、輯設(shè)計(jì)和基本單元電路形式的選定。選擇制造廠商,決定采用什么工藝形式(雙極、MOS)和運(yùn)用什么樣的設(shè)計(jì)手段(全定制、門陣列,宏單元或標(biāo)準(zhǔn)單元)。對(duì)設(shè)計(jì)結(jié)果進(jìn)行優(yōu)化。對(duì)優(yōu)化結(jié)果再進(jìn)行邏輯模擬和時(shí)序驗(yàn)證,以保證邏輯系統(tǒng)正確。要考慮測試方法或測試模式。表1-4列出了在此設(shè)計(jì)階段用戶和廠商所要從事的工作和協(xié)調(diào)關(guān)系。,在電路設(shè)計(jì)階段,要將上面各步的設(shè)計(jì)內(nèi)容都具體化。 決定引出腳排列、封裝形式邏輯門的具體結(jié)構(gòu)和數(shù)量、芯片面積、功率消耗、供
14、電方式(單電源、雙電源以及電源數(shù)值)。輸出功率、競爭條件、噪聲余度、主信號(hào)通道也都是本階段設(shè)計(jì)所要考慮的問題。表1-5列出了這—設(shè)計(jì)階段的主要任務(wù),CAD設(shè)計(jì)過程:需要用到邏輯模擬、故障模擬、電路模擬等許多軟件程序需要單元庫或各種標(biāo)準(zhǔn)單元,布局布線軟件和產(chǎn)生版圖的軟件和接口設(shè)備。所有這些軟件程序和接口設(shè)備都必須和選定的制造廠商協(xié)調(diào)一致,以保證通過CAD設(shè)計(jì)的結(jié)果可以投制樣片設(shè)計(jì)師可以到集成電路制造商的汁算中心去進(jìn)行設(shè)計(jì),也可以在
15、用戶自己的計(jì)算機(jī)系統(tǒng)或工作站上從事集成電路設(shè)計(jì),但是這些計(jì)算機(jī)系統(tǒng)或工作站的軟件必須與制造商協(xié)調(diào)一致。,CAD設(shè)計(jì)階段的最終結(jié)果是記錄在軟磁盤或磁帶上的一系列數(shù)據(jù)。集成電路制造商根據(jù)這些數(shù)據(jù)就能制出一套掩模,用于選定的工藝線試制出電路樣片。制造商再根據(jù)用戶提供的測試規(guī)范對(duì)樣片進(jìn)行檢測并將結(jié)果通告用戶。用戶在收到樣片測試報(bào)告后,將硬件測試結(jié)果與原系統(tǒng)總體設(shè)計(jì)指標(biāo)相比較,如果符合要求,就可準(zhǔn)予批量投產(chǎn)。若樣片結(jié)果不能令人滿意則需要仔細(xì)
16、檢查問題出在哪里,如果原設(shè)計(jì)過程中有誤,就得對(duì)原設(shè)計(jì)有關(guān)部分進(jìn)行修改或全部重新設(shè)計(jì)。表1—7列出了樣片或產(chǎn)品制造階段的任務(wù),,工藝選擇-- VLSI中常見工藝特點(diǎn),CMOS特點(diǎn)是功耗低、密度高,目前采用H_CMOS工藝,門時(shí)延已達(dá)0.Xns,是使用最為廣泛的集成電路生產(chǎn)工藝。ECL特點(diǎn)是速度極高、功耗大,需特殊冷卻措施,在對(duì)速度有特別要求的地方,ECL仍是主要的制作工藝。 I2L功耗低,速度慢 TTL速度較高,功耗高,全定制設(shè)
17、計(jì)方法,全定制設(shè)計(jì)方法有時(shí)亦稱為全用戶設(shè)計(jì)方法和用戶設(shè)計(jì)方法。這種設(shè)計(jì)方法完全是由用戶設(shè)計(jì)師根據(jù)所選定的生產(chǎn)工藝按自己的要求獨(dú)立地進(jìn)行集成電路產(chǎn)品設(shè)計(jì),這樣可以使所設(shè)計(jì)的電路具有盡可能高的工作速度,盡可能小的芯片面積和完全滿意的封裝。,全定制這種設(shè)計(jì)方法,一般也是利用標(biāo)準(zhǔn)單元或單元庫進(jìn)行設(shè)計(jì)。這些單元的布置相連線都要用人工布置得盡可能緊湊,所以這種設(shè)計(jì)過程要花費(fèi)大量的人力物力和時(shí)間。檢驗(yàn)和改正設(shè)計(jì)錯(cuò)誤也是非常艱巨的工作。,全定制設(shè)計(jì)
18、的產(chǎn)品必須有非常大的產(chǎn)量才能使每塊芯片成本下降。通用的微處理器芯片等都是以全定制設(shè)計(jì)方法設(shè)計(jì)制造的。這是因?yàn)橹圃鞆S商在設(shè)計(jì)初期就預(yù)測到這些微處理器芯片需求量極大,從而希望它們有盡可能好的工作性能和最小芯片面積。,半定制設(shè)計(jì)方法,這種設(shè)計(jì)方法是廠商以給定的工藝將硅大圓片事先制成半成品。這種半成品有時(shí)稱為母片。例如做成門陣列,這些電路通常在芯片上排列成矩陣形式,相互之間尚未實(shí)現(xiàn)電氣連接。電路設(shè)計(jì)師根據(jù)產(chǎn)品要求將半成品芯片上的電路完成恰當(dāng)?shù)?/p>
19、互連以制成產(chǎn)品。門陣列設(shè)計(jì)方法中通常只需設(shè)計(jì)少數(shù)幾張掩模來完成母片上的金屬電氣連接。,與全定制設(shè)計(jì)方法相比,半定制設(shè)計(jì)方法可以節(jié)省大雖時(shí)間和精力。要開發(fā)ASIC產(chǎn)品用全定制設(shè)計(jì)方法太費(fèi)時(shí)間或產(chǎn)品批量不大,用標(biāo)準(zhǔn)通用商品組件裝配又不能滿足要求,往往采用半定制設(shè)計(jì)方法。 ASIC的設(shè)計(jì)和生產(chǎn)周期大為縮短,用戶可以很快得到所定制的芯片,從而使自己的產(chǎn)品迅速投放市場。一般5000門規(guī)模的芯片用門陣列方法可以只花半個(gè)月時(shí)間完成設(shè)計(jì),半個(gè)月時(shí)間
20、完成芯片的生產(chǎn)制造,性能提高、價(jià)格下降。例如1000個(gè)門的典型CMOS門陣列,售價(jià)約5美元。性能更好的標(biāo)準(zhǔn)單元電路產(chǎn)量亦增加很快,且新規(guī)格、新品種也不斷涌現(xiàn) 計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng),各式各樣的工程設(shè)計(jì)工作站,無論在質(zhì)量、數(shù)量上,發(fā)展極為迅速。各半導(dǎo)體生產(chǎn)廠家也為用戶提供越來越方便的各種設(shè)計(jì)系統(tǒng),以利用戶從事ASIC設(shè)計(jì),,集成電路設(shè)計(jì)與制造過程示意圖,邏輯元件庫,元件版圖庫,設(shè)計(jì)規(guī)則庫等,原始思想的表達(dá),生產(chǎn)集成電路芯片的過程示意圖,用戶
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- VLSI設(shè)計(jì)中同步電路時(shí)序分析.pdf
- QAM解調(diào)芯片中載波恢復(fù)電路的設(shè)計(jì)與VLSI實(shí)現(xiàn).pdf
- 電路與系統(tǒng)
- 余數(shù)系統(tǒng)及其縮放問題研究與VLSI實(shí)現(xiàn).pdf
- CMOS VLSI電路的功耗分析及低功耗設(shè)計(jì)研究.pdf
- VLSI中形式化的組合電路等價(jià)驗(yàn)證方法.pdf
- vlsi數(shù)字電路0.18um工藝傳輸門全加器設(shè)計(jì)
- JPEG圖像壓縮系統(tǒng)VLSI結(jié)構(gòu)的研究與設(shè)計(jì).pdf
- 新型超大規(guī)模集成電路(VLSI)直流參數(shù)自動(dòng)測試系統(tǒng).pdf
- 雙載波超寬帶系統(tǒng)同步算法與vlsi實(shí)現(xiàn)方法研究
- 視頻解碼器顯示系統(tǒng)VLSI的設(shè)計(jì)與實(shí)現(xiàn).pdf
- DTMB接收機(jī)信道估計(jì)算法及其VLSI電路優(yōu)化實(shí)現(xiàn).pdf
- 雙載波超寬帶系統(tǒng)同步算法與VLSI實(shí)現(xiàn)方法研究.pdf
- 微波電路與系統(tǒng)13
- 數(shù)字電路與系統(tǒng).
- VLSI低功耗設(shè)計(jì)與研究.pdf
- DTMB多載波系統(tǒng)中信道估計(jì)與均衡的設(shè)計(jì)與VLSI實(shí)現(xiàn).pdf
- vlsi設(shè)計(jì)導(dǎo)論
- RFID混合型防沖突算法設(shè)計(jì)與VLSI系統(tǒng)實(shí)現(xiàn).pdf
- 射頻識(shí)別系統(tǒng)(RFID)防沖突算法研究與VLSI實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論