已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、天津職業(yè)技術師范大學天津職業(yè)技術師范大學TianjinUniversityofTechnologyEducation畢業(yè)設計專業(yè)：業(yè)：應用電子技術教育應用電子技術教育班級學號：班級學號：學生姓名：學生姓名：指導教師：指導教師：二○一一年一年六月I摘要本文介紹了一臺以FPGA為處理核心的雙通道數字存儲示波器的設計。設計中模擬通道采用OPA657為阻抗變換緩沖級，提供1TΩ的輸入阻抗，VCA824作為增益控制實現了寬帶寬，寬范圍輸出。再由T
2、HS4500驅動ADCADS831，實現了80Msamps采樣率，模擬通道的帶寬限制為10MHz。數字處理采用SOPC技術，在FPGA內部構建采樣FIFO，及數據流觸發(fā)及分析邏輯，FPGA內建的以NiosII為核心作為處理核心。此示波器的單通道存儲深度為8Ksamp，波形刷新率為15幀每秒，具有一定的實時性。操作界面采用TFT240X320顯示波形，全觸摸控制。波形移動拉伸還有其他控制都通過觸摸滑動觸摸屏，帶來了不一樣的操作感受。示波器
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的數字存儲示波器研究.pdf
- 基于FPGA技術的虛擬數字存儲示波器的設計.pdf
- 基于FPGA的數字存儲示波器的設計與實現.pdf
- 畢業(yè)設計---基于fpga技術的數字存儲示波器設計
- 基于FPGA的高速實時數字存儲示波器設計.pdf
- 基于FPGA的便攜式數字存儲示波器設計.pdf
- 畢業(yè)設計論文基于fpga技術的數字存儲示波器設計
- 基于fpga的數字示波器設計
- 基于fpga數字示波器設計
- 畢業(yè)設計（論文）基于fpga的便攜式數字存儲示波器設計
- 基于SOPC的數字存儲示波器設計.pdf
- 基于并口的虛擬數字存儲示波器設計.pdf
- 基于zynq7010的數字存儲示波器設計
- 基于zynq7010的數字存儲示波器設計
- 基于zynq7010的數字存儲示波器設計
- 基于DSP的隔離數字存儲示波器的設計.pdf
- 基于DSP和FPGA技術的液晶顯示數字存儲示波器研究.pdf
- 基于VHDL的數字存儲示波器的設計與開發(fā).pdf
- 數字存儲示波器的設計【開題報告】
- 數字存儲示波器的設計研究.pdf
評論
0/150
提交評論