2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩5頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、20142014年9月份考試脈沖電路與數(shù)字邏輯第一次作業(yè)月份考試脈沖電路與數(shù)字邏輯第一次作業(yè)一、單項(xiàng)選擇題(本大題共一、單項(xiàng)選擇題(本大題共100100分,共分,共4040小題,每小題小題,每小題2.52.5分)分)1.VHDL的注釋符號(hào)是()。A.A%B.BC.CD.D2.VHDL屬于()描述語言。A.A普通硬件B.B行為C.C高級(jí)D.D低級(jí)3.一位十六進(jìn)制數(shù)可以用()位二進(jìn)制數(shù)來表示。A.A1B.B2C.C4D.D164.GAL是指

2、()。A.A隨機(jī)讀寫存儲(chǔ)器B.B可編程邏輯陣列C.C通用陣列邏輯D.D現(xiàn)場可編程門陣列5.在VHDL的端口聲明語句中,用()聲明端口為具有讀功能的輸出方向。A.AinB.BoutC.CinoutD.Dbuffer6.VHDL中用來定義數(shù)字系統(tǒng)與外界接口的部分是()。A.A實(shí)體B.B構(gòu)造體C.C庫D.D配置7.在VHDL語言中,每個(gè)構(gòu)造體可以有()個(gè)進(jìn)程。A.A1B.B2C.C1個(gè)或多個(gè)D.D任意個(gè)8.嵌套使用IF語句,其綜合結(jié)果可實(shí)現(xiàn)(

3、)。A.A帶優(yōu)先級(jí)且條件相與的邏輯電路B.B雙向控制電路C.C條件相或的邏輯電路D.D三態(tài)控制電路9.信號(hào)代入語句的符號(hào)“=”的含義是()。A.A小于等于D.A(BC)18.兩輸入與非門輸出為0時(shí),輸入應(yīng)滿足()。A.A兩個(gè)同時(shí)為1B.B兩個(gè)同時(shí)為0C.C兩個(gè)互為相反D.D兩個(gè)中至少有一個(gè)為019.5變量的卡諾圖包含()個(gè)小方塊。A.A8B.B16C.C32D.D6420.邏輯變量的取值1和0可以表示()。A.A開關(guān)的閉合、斷開B.B電

4、位的高、低C.C真與假D.D電流的有、無21.2421BCD碼最高位的權(quán)值是()。A.A8B.B4C.C2D.D122.某4變量卡諾圖中有9個(gè)“0”方格7個(gè)“1”方格,則相應(yīng)的標(biāo)準(zhǔn)與或表達(dá)式中共有多少個(gè)與項(xiàng)()?A.A9B.B7C.C16D.D不能確定23.常用的BCD碼有()。A.A奇偶校驗(yàn)碼B.B格雷碼C.C8421碼D.D余三碼24.VHDL的實(shí)部聲明部分用來指定設(shè)計(jì)單元的()。A.A輸入端口B.B輸出端口C.C引腳D.D以上均可

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論