集成工藝原理

1、第一章第一章導(dǎo)論導(dǎo)論⒈成的微小型化電路及系統(tǒng)的電子學(xué)分支。成的微小型化電路及系統(tǒng)的電子學(xué)分支微電子學(xué)是研究在固體（主要是半導(dǎo)體）材料上構(gòu)⒉通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，件容等件連“集成”在一塊半導(dǎo)體單晶片（如Si、GaAs）上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能。⒊關(guān)鍵尺寸關(guān)鍵尺寸(CD)(CD)：集成電路中半導(dǎo)體器件能夠加工的最小尺寸。它是衡量集成電路設(shè)計(jì)和：集成

2、電路中半導(dǎo)體器件能夠加工的最小尺寸。它是衡量集成電路設(shè)計(jì)和制造水平的重要尺度，關(guān)鍵尺寸越小，芯片的集成度越高，速度越快，性能越好制造水平的重要尺度，關(guān)鍵尺寸越小，芯片的集成度越高，速度越快，性能越好⒋芯片上所集成的晶體管的數(shù)目，每隔18個(gè)月就翻一番。第二章第二章硅和硅片的制備硅和硅片的制備西門子西門子工藝提純的材料有很高純度：99.9999999%(共9個(gè)9)；沒有沒有按照希望的晶體順序排列原子，還不順序排列原子還不能直接使用。單晶硅單

3、晶硅結(jié)構(gòu)：晶胞重復(fù)的單晶結(jié)構(gòu)能夠制作工藝和器件特性所要求的電學(xué)和機(jī)械性能。糟糕的晶體結(jié)構(gòu)和缺陷會導(dǎo)致微缺陷的形成，并將影響晶片制備和缺陷會導(dǎo)致微缺陷的形成單晶硅單晶硅生長－CZ法(Czochralski切克勞斯基）：CZ法生長單晶硅把熔化的半導(dǎo)體級硅液體變成有正確晶向并且被摻雜成n或p型的固體硅錠；以的單晶是采用法長；85%以上的單晶硅是采用CZ法生長；籽晶為所需晶向的單晶硅。區(qū)熔法區(qū)熔法（FloatZone）晶體生長純度高，含氧量低晶

4、圓直徑小CMOSCMOS電路（電路（100100）晶向）晶向BJT(111)BJT(111)晶向晶向第三章第三章集成電路制造工藝概況集成電路制造工藝概況第四章第四章氧化氧化熱生長：熱生長：在高溫環(huán)境里通過外部供給高純氧氣在高溫環(huán)境里，通過外部供給高純氧氣使之與硅襯底反應(yīng)，得到一層熱生長的SiO2。淀積：淀積：通過外部供給的氧氣和硅源，使它們在腔體中方應(yīng)，從而在硅片表面形成一層薄膜。二氧化硅的基本特性：二氧化硅的基本特性：熱SiO2是無定

5、形的(熔融石英1710℃)；良好的電絕緣材料(作介質(zhì)層)絕材料；高擊穿電場(不容易被擊穿)；穩(wěn)定和可重復(fù)的SiSiO2界面；硅表面的生長基本是保形的；對雜質(zhì)阻擋特性好；硅和SiO2的腐蝕選擇特性好（HF等）；硅和SiO2有類似的熱膨脹系數(shù)。二氧化硅的用途：二氧化硅的用途：保護(hù)器件免劃傷和隔離沾污（鈍化）；SiO2是堅(jiān)硬和無孔（致密）的材料；柵氧電介質(zhì)（VT的調(diào)整的調(diào)整：1.阱摻雜濃度2.二氧化硅厚度）；摻雜阻擋（作為摻雜或注入注入雜質(zhì)到

6、硅片中的掩蔽材料）；金屬間介質(zhì)層。墊氧化層墊氧化層（氮化硅緩沖層以減小應(yīng)力(很薄)）；氧化生長模式：氧化層厚度與消耗掉的硅厚度的關(guān)系氧化生長模式：氧化層厚度與消耗掉的硅厚度的關(guān)系x=x=0.450.45x0x0氧化速率（請看書氧化速率（請看書218218）：（）：（toxtox）2A2A（toxtox）=B(tτ)=B(tτ)【tox為硅片經(jīng)過t時(shí)間后SiO2的生長厚度(μm)；B為拋物線速率系數(shù)(μm2h)；BA為線性速率系數(shù)(μmh

7、)；t0為初始氧化層厚度(μm)；τ為生成初始氧化層to(μm)所用的時(shí)間(h)；t為生長時(shí)間】選擇性氧化：選擇性氧化：選擇性氧化區(qū)域是利用SiO2來實(shí)現(xiàn)對硅表面相鄰器件間的電隔離?！植垦趸に嘗OCOS：0.25μm以上工藝常用（普遍采用SiO2Si3N4覆蓋開窗口，進(jìn)行局部氧化。題存在鳥嘴氧擴(kuò)散到膜下面有問題:1.存在鳥嘴，氧擴(kuò)散到Si3N4膜下面生長SiO2，有效柵寬變窄，增加電容；2.缺陷增加。）；淺槽隔離技術(shù)－STI：0.

8、25μm以下工藝常用（優(yōu)點(diǎn)：消除了鳥嘴現(xiàn)象；表面積顯著減少；超強(qiáng)的閂鎖保護(hù)能力；對溝道沒有侵蝕；與CMP兼容。）。第五章第五章淀積淀積——表面薄膜的形成表面薄膜的形成金屬層：金屬層：材料：鋁(Al)、銅(Cu)增加一層，成本增加：成本增加15%2010年，Intel的最新微處理器Cei7：32納米工藝，包含近20億只晶體管。1971年，Intel的第一個(gè)微處理器4004：10微米工藝，僅包含2300多只晶體管。亮場掩膜版：有大面積透明的

9、石英，只有很細(xì)的鉻圖形。投影掩膜版：投影掩膜版：圖形可能僅包含一個(gè)管芯，也可能是幾個(gè)。掩膜版：掩膜版：包含了對于整個(gè)硅片來說確定一工藝層所需的完整管芯陣列。第十章第十章刻蝕刻蝕刻蝕：刻蝕：用化學(xué)或物理的方法有選擇地從硅片表面去除不需要的材料的過程。目的：目的：在涂膠的硅片上正確復(fù)制掩膜圖形，最后實(shí)現(xiàn)圖形的步驟?？涛g中所犯錯(cuò)誤無法糾正。刻蝕中所犯錯(cuò)誤無法糾正。刻蝕工藝的種類：刻蝕工藝的種類：濕法刻蝕：采用化學(xué)溶液，借助化學(xué)反應(yīng)腐蝕硅片中無

10、光刻膠覆蓋的部分，要求光刻膠有較強(qiáng)的抗蝕能力。濕法腐蝕具有各向同性，造成側(cè)向腐蝕。限制了器件尺寸向微細(xì)化發(fā)展，用于特征尺寸較大的刻蝕。干法刻蝕：把硅片表面曝露于氣態(tài)中產(chǎn)生的等離子體，等離子體通過光刻膠中開出的窗口，與硅片發(fā)生物理或化學(xué)反應(yīng)(或這兩種反應(yīng))，從而去掉曝露的表面材料。有圖形刻蝕：采用掩蔽層(有圖形的光刻膠)來定義要刻蝕掉的表面材料區(qū)域，只有硅片上被選擇的這一部分在刻蝕過程中刻掉。如：柵、金屬互連線、通孔、接觸孔和溝槽。無圖形

11、刻蝕、反刻或剝離：在整個(gè)硅片沒有掩膜的情況下進(jìn)行的，這種刻蝕工藝用于剝離掩蔽層(如STI氮化硅剝離和用于制備晶體管注入側(cè)墻的硅化物工藝后鈦的剝離)。干法刻蝕：干法刻蝕：優(yōu)點(diǎn)：刻蝕剖面各向異性，具有非常好的側(cè)壁剖面控制；好的CD控制（線寬）；最小的光刻膠脫落或粘附問題；好的片內(nèi)、片間、批次間的刻蝕均勻性；較低的化學(xué)制品使用和處理費(fèi)用。缺點(diǎn)：干法刻蝕對下層材料的差的刻蝕選擇比、等離子體引起器件損傷和昂貴的設(shè)備。第十一章第十一章擴(kuò)散和離子注入

12、擴(kuò)散和離子注入離子注入的優(yōu)點(diǎn)：離子注入的優(yōu)點(diǎn)：離子注入能精確控制摻雜的濃度分布和摻雜深度，易制作極低濃度和淺結(jié)；注入溫度一般不超過400℃，退火溫度也較低(650)℃，避免了高溫過程帶來的不利（如結(jié)的推移、熱缺陷等）；離子注入可選出單一的雜質(zhì)離子，保證了摻雜的純度；離子注入擴(kuò)大了雜質(zhì)的選擇范圍掩蔽膜可用SiO2、離子注入擴(kuò)大了雜質(zhì)的選擇范圍，掩蔽膜可用SiO、金屬膜或光刻膠；劑量在1011~1017離子2較寬的范圍內(nèi)同平面內(nèi)10離子cm

13、較寬的范圍內(nèi)，同一平面內(nèi)雜質(zhì)分布的均勻性；無固溶度限制。劑量：劑量：劑量是單位面積硅片表面注入的離子數(shù)單位是原子每平方厘米。Q=ItenAQ=ItenAQ：劑量，原子數(shù)cm2；I：束流，庫倫秒；n：每個(gè)離子的電荷數(shù)；A：注入面積；t：時(shí)間。離子注入是硅片制造的重要技術(shù)，主要原因之一是它能夠重復(fù)向硅片中注入相同劑量的雜質(zhì)。射程：射程：離子注入過程中，離子穿入硅片的總距離。KE=nVKE=nVKE：能量，單位為電子伏特；n：每個(gè)離子的電荷數(shù)

14、；V：電勢差，單位是伏特。高溫退火高溫退火：激活雜質(zhì)(950℃)，修復(fù)晶格損傷(500℃)。退火方法：退火方法：高溫爐退火：8001000度退火30分鐘，導(dǎo)致雜質(zhì)的再擴(kuò)散快速熱退火：1000℃下短暫時(shí)間退火，減小瞬時(shí)增強(qiáng)擴(kuò)散。溝道效應(yīng)：溝道效應(yīng)：離子沿某些方向滲入的速度比其它方向大，使離子峰值在Si片更深處或呈現(xiàn)雙峰值的雜質(zhì)分布。★Si的晶向?yàn)殚_溝方向，是注入最深的方向控制溝道效應(yīng)的方法：控制溝道效應(yīng)的方法：注入時(shí)，傾斜硅片；掩蔽氧化層

15、；硅預(yù)非晶化；使用質(zhì)量較大的原子。（100100）硅片）硅片：偏離垂直方向7度；晶向：晶向：旋轉(zhuǎn)硅片15到35度；超淺結(jié)低能注入傾斜硅片幾乎不起什么作用超淺結(jié)低能注入：傾斜硅片幾乎不起什么作用。深埋層：深埋層：用高能離子注入(大于200keV)實(shí)現(xiàn)。三阱結(jié)構(gòu)三阱結(jié)構(gòu)有一個(gè)埋層在摻雜阱下面的注入阱，改進(jìn)器件性能和封裝密度。應(yīng)用埋層的一個(gè)重要原因是控制CMOS電路的閂鎖效應(yīng)。倒摻雜阱：倒摻雜阱：注入雜質(zhì)濃度峰值在硅片表面下一定深度處，改進(jìn)晶