版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、根據(jù)特權(quán)和eBoy的設(shè)計(jì),我加之以深化,歸納了3中我們會(huì)用到的復(fù)位與亞穩(wěn)態(tài)問(wèn)題(1)沒(méi)有PLL(2)有一個(gè)PLL(3)多個(gè)PLL具體如下:(1)沒(méi)有PLLFileName:System_CtrlAuth:CrazyBingoVersion:QuartusII9.1Date:2010124Function:雙鎖相環(huán)系統(tǒng)異步復(fù)位Deion:moduleSystem_Ctrl0(inputclkFPAG輸入時(shí)鐘信號(hào)50MHzinputrst_
2、n系統(tǒng)復(fù)位信號(hào),低有效outputsys_rst_n系統(tǒng)復(fù)位信號(hào),低有效)regrst_nr1rst_nr2always@(posedgeclknegedgerst_n)beginif(!rst_n)rst_nr1=0elserst_nr1=1endwirepll_rstPLL復(fù)位信號(hào),高有效regrst_r1rst_r2DFF觸發(fā),穩(wěn)定信號(hào)always@(posedgeclknegedgerst_n)beginif(!rst_n)rs
3、t_r1=1b1elserst_r1=1b0endalways@(posedgeclknegedgerst_n)beginif(!rst_n)rst_r2=1b1elserst_r2=rst_r1endassignpll_rst=rst_r2系統(tǒng)復(fù)位信號(hào)產(chǎn)生,低有效異步復(fù)位,同步釋放等待兩個(gè)鎖相環(huán)都輸出穩(wěn)定的時(shí)候,系統(tǒng)釋放復(fù)位wirelockedPLL輸出有效標(biāo)志位,高表示PLL輸出有效wiresysrst_nr0=rst_n系統(tǒng)復(fù)位直
4、到PLL有效輸出regsysrst_nr1sysrst_nr2always@(posedgeclk_125negedgesysrst_nr0)beginif(!sysrst_nr0)beginsysrst_nr1=1b0sysrst_nr2=1b0endelsebeginsysrst_nr1=1b1sysrst_nr2=sysrst_nr1endendassignsys_rst_n=sysrst_nr2例化PLL1產(chǎn)生模塊PLL1PLL
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 全局時(shí)鐘資源
- 51單片機(jī)的時(shí)鐘及復(fù)位設(shè)計(jì)
- 全局Mesh局部樹時(shí)鐘結(jié)構(gòu)的設(shè)計(jì)與優(yōu)化.pdf
- SOC系統(tǒng)的時(shí)鐘和復(fù)位電路.pdf
- MCU芯片的復(fù)位電路與多模式時(shí)鐘系統(tǒng)設(shè)計(jì).pdf
- 面向多核DSP的低功耗時(shí)鐘復(fù)位系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的全局時(shí)鐘分配和TDC模塊研究.pdf
- 基于環(huán)形行波振蕩器的全局時(shí)鐘分布網(wǎng)研究.pdf
- plc時(shí)鐘課程設(shè)計(jì)---時(shí)鐘系統(tǒng)設(shè)計(jì)
- eda時(shí)鐘設(shè)計(jì)
- 基于時(shí)鐘芯片的電子時(shí)鐘設(shè)計(jì)
- vb時(shí)鐘課程設(shè)計(jì)報(bào)告---模擬時(shí)鐘
- 數(shù)字時(shí)鐘課程設(shè)計(jì)--數(shù)字時(shí)鐘的設(shè)計(jì)與制作
- 電子時(shí)鐘設(shè)計(jì)
- 時(shí)鐘的設(shè)計(jì).dwg
- 時(shí)鐘的設(shè)計(jì).dwg
- 數(shù)字時(shí)鐘設(shè)計(jì)論文
- dsp數(shù)字時(shí)鐘設(shè)計(jì)
- 時(shí)鐘的設(shè)計(jì).dwg
- 復(fù)位彈簧的設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論