2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩49頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、EDA技術(shù)技術(shù)第六章第六章對(duì)外圍硬件的訪問(wèn)對(duì)外圍硬件的訪問(wèn)第一節(jié)第一節(jié)LED一、電路結(jié)構(gòu)共陰極4位LED數(shù)碼管（點(diǎn)亮電平為高電平有效）循環(huán)點(diǎn)亮模式：依次點(diǎn)亮4個(gè)數(shù)碼管，每次選通一位數(shù)碼管，點(diǎn)亮持續(xù)一段時(shí)間后，選通下一位數(shù)碼管，依次點(diǎn)亮一次后循環(huán)，實(shí)現(xiàn)循環(huán)點(diǎn)亮。8.8.8.8.112233445566778899101011111212U174LED4LED_14LED_24LED_34LED_44LED_54LED_64LED_74LE

2、D_84LED_94LED_104LED_114LED_124LEDR81331R82331R83331R84331R85331R86331R87331R88331R89331R90331R91331R92331二、VerilogHDL代碼Module:ledFilename:led.vAuth:WuBinDate:Jul.252006wireled_active_inwire[3:0]led__outwire[7:0]led_data

3、_outInternalDeclarationreg[2:0]statereg[2:0]cntcount4times（4LEDs）reg[17:0]DelayCnt顯示delay5msreg[3:0]顯示位選擇reg[7:0]data顯示數(shù)據(jù)ParameterDeclarationparameterIDLE=3h0STAT_DISP=3h1cnt計(jì)數(shù)次數(shù)判斷，判斷是否循環(huán)顯示了一次DISP=3h2數(shù)據(jù)輸出送顯DELAY=3h3顯示持續(xù)5

4、msDISP_END=3h4結(jié)束循環(huán)顯示一次MainBlockstatemachinealways@(posedgeclockposedgereset)beginif(reset)state=IDLEelsebegincase(state)IDLE:if(led_active_in)state=STAT_DISPSTAT_DISP:beginif(cnt==`LED)state=DISP_ENDelsestate=DISPend先在前一

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論