計(jì)算機(jī)組成原理實(shí)驗(yàn)-2.9-硬布線控制器

1、計(jì)算機(jī)組成原理 實(shí)驗(yàn)系列,一、總線與寄存器二、進(jìn)位加法器三、比較器（仲裁器）四、計(jì)數(shù)器五、運(yùn)算器六、存儲器七、時(shí)序發(fā)生器八、微程序控制器九、硬布線控制器,賴曉錚 博士 華南理工大學(xué)laixz@scut.edu.cnQQ: 68046508,（九）硬布線控制器 實(shí)驗(yàn),實(shí)驗(yàn)內(nèi)容：● 分別設(shè)計(jì)單周期和多周期硬布線版本的CPU，并比較兩者“狀態(tài)機(jī)”的差異。兩個(gè)版本的CPU在功能上完全兼容微程序版本CPU（數(shù)據(jù)通路

2、相同，指令集相同），僅用硬布線邏輯取代微程序控制器，產(chǎn)生時(shí)序各階段所需的微操作信號。,實(shí)驗(yàn)?zāi)康模骸?掌握硬布線控制器的組成原理及設(shè)計(jì)方法?！?理解單周期和多周期硬布線控制器的“狀態(tài)機(jī)”模型，了解兩者間的差異。,單周期硬布線控制器版本的CPU,多周期硬布線控制器版本的CPU,CPU的指令格式,NOP,空指令：不執(zhí)行任何操作,HLT,“斷點(diǎn)”：硬件停機(jī),JMP1,間接尋址： [addr1] =addr2，addr2 ?PC,

3、JMP2,直接尋址： addr1? PC,二次間址：[addr1]=addr2, [addr2]=addr3, addr3?PC,JMP3,,,,,,單周期硬布線控制器狀態(tài)機(jī),,,,,,,,,,,多周期硬布線控制器狀態(tài)機(jī),,,,,,,,,,,,,,,,Mealy狀態(tài)機(jī),單周期硬布線控制器狀態(tài)機(jī)流程圖,指令譯碼電路微操作信號硬布線邏輯,（單周期）時(shí)序發(fā)生器,多周期硬布線控制器狀態(tài)機(jī)流程圖,｛M1?M｝時(shí)序：M=NO

4、P·M1+JMP1·M2+JMP2·M3+JMP3·M4,LDIR = #LDPC = M1LDAR = PC_INC = 1#OE = 0,（多周期）時(shí)序發(fā)生器,指令譯碼電路M硬布線邏輯微操作信號硬布線邏輯,初始化過程：時(shí)鐘CLK接在MANUAL_CLK端，令RESET=1，則#CLR=0，清零微地址寄存器MAx和指令寄存器IR。此時(shí)， #HLT=1 ，且74LS194狀態(tài){S0,

5、S1}={1,1}，工作模式是送數(shù)。手動(dòng)按鈕MANUAL_CLK一次，令CLK端上升沿跳變，節(jié)拍{T1,T2,T3,T4}={1,0,0,0}。 令RESET=0，74LS194恢復(fù)循環(huán)右移模式，進(jìn)入第一條指令的取指周期節(jié)拍時(shí)序。,,重啟過程（跳出HLT“斷點(diǎn)”）：時(shí)鐘CLK接在MANUAL_CLK端，令RESET=1，則#CLR=0，清零微地址寄存器MA4~MA0和指令寄存器IR。此時(shí)，#HLT=1，且74LS194狀態(tài){S0,

6、S1}={1,1}，工作模式是送數(shù)。令RESET=0，74LS194恢復(fù)循環(huán)右移模式，進(jìn)入第一條指令的取指周期節(jié)拍時(shí)序。注：跳出“斷點(diǎn)”后，CPU進(jìn)入HLT指令的后續(xù)下一條指令的取指周期。,實(shí)驗(yàn)步驟：1） 編譯如下頁所示的機(jī)器語言源程序，生成HEX文件分別燒寫到單周期和多周期硬布線控制器版本的程序存儲器PROGRAM中（編譯和燒寫asm文件的方法參見“2.6存儲器實(shí)驗(yàn)：ROM批量導(dǎo)入數(shù)據(jù)”）2） 分別在單周期硬布線控制器版本的

7、CPU和多周期硬布線控制器版本的CPU中，手動(dòng)單步執(zhí)行或自動(dòng)執(zhí)行上述機(jī)器語言程序。觀察每次單步執(zhí)行或自動(dòng)運(yùn)行到“斷點(diǎn)”處的寄存器AR、IR、PC及總線BUS上的數(shù)據(jù)，對比單周期和多周期硬布線控制器的程序運(yùn)行效率差異。,,JMP1_2_3,思考題：● 請問多周期硬布線控制器可否取消TCLOCK，簡化為只有一級狀態(tài)機(jī)MCLOCK？如果可以，硬布線控制器電路怎么修改？● 在本實(shí)驗(yàn)的 CPU模型機(jī)上增加兩個(gè)74LS173

8、寄存器R1和R2，以及一個(gè)連接總線BUS的8位撥碼開關(guān)，擴(kuò)展CPU指令集，增加下述MOV/SET指令及相應(yīng)的微指令： 注：IMM是由撥碼開關(guān)輸入的8位立即數(shù)；RA和RB是在指令“功能” 描述中的邏輯寄存器，可以對應(yīng)R0或R1寄存器。,（九）硬布線控制器 實(shí)驗(yàn),思考題：● 在上述思考題的電路基礎(chǔ)上，參考上述“2.5運(yùn)算器實(shí)驗(yàn)”，再增加74LS181運(yùn)算器電路，擴(kuò)展CPU指令集，增加下述ADD/S