二進制差分調相器——數(shù)字信源發(fā)生器設計【畢業(yè)論文】

1、<p><b>　　本科畢業(yè)設計</b></p><p><b>　?。?0 屆）</b></p><p>　　二進制差分調相器——數(shù)字信源發(fā)生器設計 </p><p>　　所在學院 </p><p>　　專業(yè)班級

2、 通信工程 </p><p>　　學生姓名 學號 </p><p>　　指導教師 職稱 </p><p>　　完成日期 年 月 </p><p><b>　　摘 要<

3、;/b></p><p>　　本文介紹了用數(shù)字電子技術實現(xiàn)數(shù)字信號發(fā)生器的設計，數(shù)字信號主要為全0信號、全1信號、1：1信號和M序列31位偽隨機信號。</p><p>　　為使數(shù)字信號能在帶通信道中傳輸，就要利用數(shù)字信號對載波進行調制。數(shù)字調制的基本方式為幅移鍵控(ASK),頻移鍵控(FSK)和相移鍵控(PSK)，其它的數(shù)字調制方式是這3種方式的擴展。在相同信噪比的情況下，相移鍵控具

4、有更低的誤碼率，且能有效地利用所給定的信道頻帶，所以是一種較好的調制方式。DPSK調制又分為二進制和M進制方式。二進制數(shù)字調制方式雖然占用頻帶較寬使得頻率利用率不夠經(jīng)濟，但實現(xiàn)起來比較容易，解調設備也比較簡單，而且抗干擾和抗衰落性能較強，因此在數(shù)字通信系統(tǒng)中得到了較為廣泛的應用。</p><p>　　本文根據(jù)2DPSK信號產(chǎn)生的原理，首先采用晶振電路產(chǎn)生11.0592MHz的時鐘信號，經(jīng)過74LS161的9分頻和

5、4024的64分頻得到19.2KHz載波信號，然后經(jīng)過4022的8分頻獲得數(shù)字信號發(fā)生需要的2400Hz時鐘信號，信號經(jīng)過差分編碼電路分別輸出1：1信號和31位偽隨機信號。設計中利用Protel進行了電路仿真，使用Multisim仿真軟件校對波形。</p><p>　　關鍵詞：數(shù)字電子技術；調制方式；DPSK；晶振電路；分頻電路；仿真</p><p><b>　　Abstract

6、</b></p><p>　　This article describes the use of digital electronic technology to the design of digital signal generator, including the whole 0 and whole 1 signal、1:1 signal、M Series 31-bit pseudo-rando

7、m signal.</p><p>　　To enable digital signal can be transmitted with a communication channel, we should use digital signal carrier modulation. Basic form of digital modulation for the amplitude shift keying (

8、ASK), frequency shift keying (FSK) and phase shift keying (PSK), the other digital modulation is that the expansion of three ways. In the case of the same signal to noise ratio, phase shift keying has a lower error rate,

9、 and can effectively use the given channel bandwidth, it is a good modulation. DPSK modulati</p><p>　　According to the principle of 2DPSK signal generator, the first use of11.0592MHz crystal oscillator circu

10、it generates the clock signal, through the74LS161 and 4024 9 64 divided by 19.2KHz frequency carrier signal, and then after 4022 divided by 8 to obtain a digital signal needs The 2400Hz clock signal, the signal through t

11、he 1:1 differential encoding circuit output signal, respectively, and 31 pseudo-random signal. Were designed using Protel circuit simulations, and use the Multisim simulation </p><p>　　Key Words：Digital Elec

12、tronics；Modulation；DPSK；Crystal oscillator circuit；Frequency circuit；Simulation</p><p><b>　　目 錄</b></p><p><b>　　1 引言1</b></p><p>　　1.1 課題研究背景及意義1</p&g

13、t;<p>　　1.2 研究開發(fā)和論文內容1</p><p><b>　　2 方案設計3</b></p><p><b>　　2.1 方案一3</b></p><p>　　2.1.1 1:1信號產(chǎn)生電路4</p><p>　　2.1.2 偽隨機碼產(chǎn)生電路9</p&

14、gt;<p>　　2.2 方案二10</p><p>　　2.2.1 數(shù)據(jù)源模塊11</p><p>　　2.2.2 差分調相器模塊11</p><p>　　2.2.3 載波發(fā)生器模塊11</p><p>　　2.3 本章小結12</p><p>　　3 硬件設計13</p&g

15、t;<p>　　3.1 晶振電路13</p><p>　　3.2 分頻電路13</p><p>　　3.3 觸發(fā)器電路14</p><p>　　3.4 本章小結15</p><p>　　4 軟件仿真16</p><p>　　4.1 Multisim軟件介紹16</p><

16、p>　　4.2 電路仿真17</p><p>　　4.3 本章小結20</p><p>　　5 結果測試與分析21</p><p>　　5.1 晶振電路輸出波形21</p><p>　　5.2 九分頻輸出波形22</p><p>　　5.3 載波輸出波形22</p><p>

17、　　5.4 時鐘信號輸出波形23</p><p>　　5.5 一比一信號輸出波形24</p><p>　　5.6 偽隨機碼信號輸出波形25</p><p><b>　　6 結 論27</b></p><p>　　致 謝錯誤!未定義書簽。</p><p>　　致 謝錯誤!未定義書簽。

18、</p><p><b>　　參考文獻28</b></p><p>　　附錄1 系統(tǒng)實物圖29</p><p>　　附錄2 畢業(yè)設計作品說明書32</p><p>　　附錄3 主要芯片功能及引腳圖33</p><p><b>　　1 引言</b></p&g

19、t;<p>　　1.1 課題研究背景及意義</p><p>　　現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向[1]。從模擬調制到數(shù)字調制，從二進制調制發(fā)展到多進制調制，雖然調制方式多種多樣，但都是朝著使通信系統(tǒng)更高速、更可靠的方向發(fā)展。一個系統(tǒng)的通信質量，很大程度上依賴與所采用的調制方式。因此，對調制方式的研究，將直接決定著通信質量

20、的好壞。數(shù)字通信較模擬通信有以下優(yōu)點：</p><p>　　(1)抗干擾能力強；</p><p>　　(2)能夠采用再生中繼，實現(xiàn)高質量的遠距離通信；</p><p>　　(3)靈活性高，適應各種通信業(yè)務的要求；</p><p>　　(4)可以很方便地與現(xiàn)代數(shù)字計算機相連接；</p><p>　　(5)數(shù)字信號更容易加

21、密；</p><p>　　(6)易于集成[2]。</p><p>　　數(shù)字信源發(fā)生器作為整個調相系統(tǒng)的起點，也是通信系統(tǒng)的“心臟”。根據(jù)通信原理，設計2DPSK的基帶信號調制器，即用二進制基帶信號對載波信號（方波）進行調制，使載波信號的相位跟著基帶信號進行變換，產(chǎn)生符合要求的2DPSK信號進行發(fā)送。</p><p>　　二進制差分相移鍵控常簡稱二相相對調相，記作2D

22、PSK，是數(shù)字通信系統(tǒng)中常用的調制技術之一。在采用不同的調制方式時，信噪比相同時，PSK、DPSK的誤碼率小于FSK，而FSK系統(tǒng)的誤碼率又小于ASK系統(tǒng)；PSK的抗噪性能最好，但在信號恢復時會出現(xiàn)倒π現(xiàn)象（方向工作），而采用DPSK系統(tǒng)就能避免這個現(xiàn)象[3]。</p><p>　　1.2 研究開發(fā)和論文內容</p><p>　　本次課題研究是根據(jù)《通信原理》課程理論，利用數(shù)字電子技術實現(xiàn)

23、數(shù)字信號產(chǎn)生。DPSK即差分相移鍵控，是數(shù)字通信系統(tǒng)中常使用的調制技術，本次課題設計的數(shù)字信號就是利用該技術對原有信號進行差分調制。2DPSK信號為模擬信號，而課題要求為數(shù)字信號，所以模擬信號需要經(jīng)過采樣和模數(shù)轉換得到，最終能夠通過示波器看到預先目標的波形。</p><p><b>　　研究過程步驟：</b></p><p>　　1.分析設計目標，找到課題中的難點，提

24、出設計方案并進行優(yōu)劣比較；</p><p>　　2.根據(jù)設計方案設計硬件電路，使用Protel仿真合理排布電路；</p><p>　　3.利用Multisim仿真軟件，仿真電路模型查看測試端口波形和頻率，校對理論值；</p><p>　　4.制作實物電路，測試電路結果。</p><p>　　論文共有五章。第一章引言，介紹了課題背景、意義，簡述

25、設計步驟；第二章方案設計，介紹了兩種課題設計方案，分別描述各方案涉及到的知識點，分析比較兩種方案的優(yōu)劣；第三章對方案二進行了進一步的硬件電路分析，包括電路組成和電子器件功能；第四章為軟件仿真，介紹了課題研究中使用到的仿真軟件，對仿真圖做出結果分析；第五章介紹了制作和調試過程，并對結果進行了分析；最后一章總結了這次課題設計的經(jīng)過，對整個工作過程進行了概括。</p><p><b>　　2 方案設計<

26、;/b></p><p><b>　　2.1 方案一</b></p><p>　　現(xiàn)實生活中并沒有“天生”的數(shù)字信號，我們所能直接接觸到的都是模擬信號量，我們現(xiàn)在所使用的數(shù)字信號是通過技術手段來獲取的。模擬信號是由傳感器采集得到的連續(xù)變化的值，數(shù)字信號則是模擬數(shù)據(jù)經(jīng)量化后得到的離散的值。所以數(shù)字信號的輸出可通過先獲取模擬信號，再經(jīng)過模數(shù)轉換得到。針對預期目標，要

27、求信號發(fā)生器提供全0和全1信號，可直接利用高低電平模擬信號量的方式得到，即給出低電平模擬信號量經(jīng)模數(shù)轉換得到全0數(shù)字信號，全1信號則利用高電平模擬信號量轉換得到。</p><p>　　1:1的數(shù)字基帶信號利用一個方波信號獲得。首先要產(chǎn)生一個正弦波信號，然后通過比較器獲得方波，如圖2-1所示。將得到的方波輸出到模數(shù)轉換器，就可得到所需的1:1數(shù)字信號。所以，在得到數(shù)字信號之前我們要首先產(chǎn)生合適的模擬信號，然后利用擁

28、有的元器件轉換模擬信號最終輸出數(shù)字信號。</p><p>　　圖2-1 波形產(chǎn)生系統(tǒng)框圖</p><p>　　上面采用的方法是針對規(guī)則的信號使用的方法，而預期目標中的31位偽隨機信號則不能用同樣的模擬信號轉換數(shù)字信號的方法。原信號通過11.0592晶振經(jīng)過分頻電路產(chǎn)生，然后將信號通過寄存器電路處理，最后輸出所需的31位偽隨機碼信號。</p><p>　　將這兩個模塊

29、電路整合到同一個測試板，然后進行線路連接、添加控制電路，最終實現(xiàn)設計目標。</p><p>　　2.1.1 1:1信號產(chǎn)生電路</p><p><b>　　1 振蕩電路</b></p><p>　　振蕩電路是不需要輸入信號，自己就可以產(chǎn)生一定輸出信號的電子電路，屬于一種自激振蕩電路，特點就是利用“自激振蕩”原理工作的，其實質是放大器引正反饋的

30、結果?！白约ふ袷帯笔侵冈跊]有外加其他信號的條件下，放大電路就能夠自己產(chǎn)生某一頻率和一定幅度的輸出信號，這種現(xiàn)象就稱為“自激振蕩”。自激振蕩可以從負反饋變?yōu)檎答伡右哉f明[4]。</p><p>　　負反饋放大電路中，反饋信號與輸入信號相減，得到比輸入信號更小的凈輸入信號，從而使負反饋放大電路的輸出比沒有反饋時有所減小。</p><p>　　如果反饋信號的極性變?yōu)檎答?，反饋信號與輸入信號同

31、極性，且反饋信號的幅度與輸入信號相同。此時“迅速”地將輸入信號取消，而用正反饋信號代替輸入信號，由于正反饋信號在相位和幅度上與輸入信號完全一樣，放大電路仍然有輸出信號存在，放大電路變成了振蕩電路。</p><p>　　在負反饋電路中，產(chǎn)生自激振蕩是有害的，要設法消除。而在振蕩電路中，必須人為的引入正反饋，使之產(chǎn)生自激振蕩。但是這種振蕩必須滿足自激自激條件才能發(fā)生。反饋的基本方程式，即負反饋放大電路的增益與無反饋時

32、電路增益之間的關系。</p><p>　　對于上式可分為下列三種情況</p><p>　　(1)當 ||＞1時，||＜||，電壓增益下降，相當負反饋</p><p>　　(2)當 ||＜1時，||＞||，電壓增益上升，相當正反饋</p><p>　　(3)當 ||=0 時，||= ∞，相當于輸

33、入為零時仍有輸出，故稱為“自激狀態(tài)”。振蕩電路就相當?shù)谌N情況，只不過上式是按負反饋的極性書寫的，振蕩電路改為正反饋，所以||=0應改寫為|1-|=0。又可寫為</p><p>　　幅度條件 |AF|=1</p><p>　　相位條件 jAF = jA+jF=±2np   n=0,1,2,3…</p>

34、;<p>　　jA是放大電路的相移；jF是反饋電路的相移，如果jA+jF=0°，或360°…，即為同相。如果正反饋信號足夠大，滿足振蕩的幅度條件，即可產(chǎn)生振蕩[5]。</p><p>　　由上述振蕩條件的討論，可見要組成振蕩電路必須要有放大電路和正反饋電路，因此放大電路和正反饋電路是振蕩電路的最主要部分。但是由于很難控制正反饋的量，僅僅靠這樣兩部分構成的振蕩電路一般得不到正弦波。

35、如果正反饋量大，則增幅，輸出幅度越來越大，最后由三極管的非線性限幅，就必然會產(chǎn)生非線性失真。反之，如果正反饋量不足，則減幅，可能停振，為此振蕩電路要有一個穩(wěn)幅電路。因為設計需要獲得單一頻率的正弦波輸出，應該有選頻網(wǎng)絡，選頻網(wǎng)絡往往和正反饋網(wǎng)絡或放大電路合而為一。所以，正弦波振蕩電路是由:放大電路、正反饋網(wǎng)絡、穩(wěn)幅電路和選頻網(wǎng)絡組成的。</p><p>　　RC振蕩器的種類很多，有RC文氏橋振蕩器、雙T型RC振蕩器

36、和移相型RC振蕩器等。</p><p>　　、RC文氏橋振蕩電路</p><p>　　RC文氏橋振蕩器的電路如圖2-1-1-1所示，RC串并聯(lián)網(wǎng)絡是正反饋網(wǎng)絡，由運算放大器、R3和R4負反饋網(wǎng)絡構成放大電路。</p><p>　　圖2-1-1-1 RC文氏橋振蕩器</p><p>　　C1R1和C2R2支路是正反饋網(wǎng)絡，R3R4支路

37、是負反饋網(wǎng)絡。C1R1、C2R2、R3、R4正好構成一個橋路，稱為文氏橋。</p><p>　　為了讓振蕩電路產(chǎn)生符合我們需要頻率的正弦波，就需要考慮選頻特性。</p><p>　　RC串并聯(lián)選頻網(wǎng)絡的選頻特性</p><p>　　RC串并聯(lián)網(wǎng)絡的電路如圖2-1-1-2所示。RC串聯(lián)臂的阻抗用Z1表示，RC并聯(lián)臂的阻抗用Z2表示。</p><p&

38、gt;　　圖2-1-1-2  RC串并聯(lián)網(wǎng)絡 </p><p>　　RC串并聯(lián)網(wǎng)絡的傳遞函數(shù)為</p><p><b>　　(2-1-1-1)</b></p><p>　　當輸入端的電壓和電流同相時，電路產(chǎn)生諧振，也就是式(2-1-1-1)是實數(shù)，虛部為0。令式(2-1-1-1)的虛部為0，即可求出諧振頻率。</p&g

39、t;<p><b>　　諧振頻率</b></p><p><b>　　(2-1-1-2)</b></p><p>　　對于文氏RC振蕩電路，一般都取R = R1 = R2，C = C1 = C2時，于是諧振角頻率</p><p><b>　　(2-1-1-3)</b>

40、</p><p><b>　　幅頻特性</b></p><p><b>　　(2-1-1-4)</b></p><p><b>　　相頻特性</b></p><p><b>　　(2-1-1-5)</b></p><p>　　文氏R

41、C振蕩電路正反饋網(wǎng)絡傳遞函數(shù)的幅度頻率特性曲線和相位頻率特性曲線如圖(2-1-1-3)所示。</p><p>　　(a)幅頻特性曲線       (b)相頻特性曲線</p><p>　　圖(2-1-1-3)  RC串并聯(lián)網(wǎng)絡的頻率響應特性曲線</p><p>　　反饋系數(shù)當滿足R = R1&

42、#160;= R2，C = C1 = C2條件，且當f=f0時的反饋系數(shù)</p><p><b>　　(2-1-1-6)</b></p><p>　　此時反饋系數(shù)與頻率f0的大小無關，此時的相角 jF=0°。文氏RC振蕩電路可以通過雙連電位器或雙連電容器來調節(jié)振蕩電路的頻率，即保證R=R1 = R2，C=C1=

43、0;C2始終同步跟蹤變化，于是改變文氏橋RC振蕩電路的頻率時，不會影響反饋系數(shù)和相角，在調節(jié)頻率的過程中，不會停振，也不會使輸出幅度改變[6]。</p><p>　　根據(jù)振蕩條件||=1，在諧振時，放大電路的電壓增益應該Au=3。由圖2-1-1-1可知，RC串并聯(lián)網(wǎng)絡的反饋信號加在運算放大器的同相輸入端，運算放大器的電壓增益由R3和R4確定，是電壓串聯(lián)負反饋，于是應有</p><p>&l

44、t;b>　　(2-1-1-7)</b></p><p><b>　　2 比較器電路</b></p><p>　　通過文氏橋振蕩電路得到需要的正弦波，不能直接將信號輸送到模數(shù)轉換器獲得1:1的數(shù)字信號。要想有較好的1:1數(shù)字信號，最好是利用穩(wěn)定的方波信號轉換得到。將正弦波信號輸入比較器電路，經(jīng)過比較器電路輸出就可得到方波信號。</p>&

45、lt;p>　　遲滯比較器是一個具有遲滯回環(huán)傳輸特性的比較器。在反相輸入單門限電壓比較器的基礎上引入正反饋網(wǎng)絡，就組成了具有雙門限值的反相輸入遲滯比較器。由于反饋的作用這種比較器的門限電壓是隨輸出電壓的變化而變化的。它的靈敏度低一些，但抗干擾能力卻大大提高。</p><p>　　圖2-1-2-1 （a）為用芯片LM339構建的一個遲滯比較器,圖2-1-2-1 （b）是遲滯比較器的傳輸特性。</p>

46、<p>　?。╝）遲滯比較器 （b）傳輸特性</p><p>　　圖2-1-2-1 LM339構建遲滯比較器</p><p>　　在任意電平比較器中，如果將基礎運放的輸出電壓通過反饋支路加到同相輸入端，形成正反饋，就可以構成遲滯比較器，它的門限電壓隨著輸出電壓的大小和極性而變。</p><p>　　當輸出狀態(tài)出現(xiàn)轉換后，

47、只要在跳變電壓值附近的干擾不超過△U值，輸出電壓的值就仍然是穩(wěn)定的。但是分辨率將會降低,因為遲滯比較器不能分辨差別小于△U的兩個輸入電壓值。遲滯比較器加有正反饋可以加快比較器的響應速度，而且由于遲滯比較器加的正反饋遠比電路中的寄生耦合強得多，所以遲滯比較器還可免除由電路寄生耦合產(chǎn)生的自激振蕩。</p><p>　　如果需要將一個跳變點固定在某一個參考電壓值上，可在正反饋電路中接入一個非線性元件，如晶體二極管，利用

48、二極管的單向導電性，便可實現(xiàn)上述要求。利用遲滯比較器的這個特性，我們就可以任意控制轉換門限，在同一種正弦波的輸入情況下得到不同時域長度的方波[7]。</p><p><b>　　3 積分電路</b></p><p>　　輸出信號與輸入信號的積分成正比的電路，稱為積分電路，主要用于波形變換、放大電路失調電壓的消除及反饋控制中的積分補償?shù)葓龊稀?lt;/p>&l

49、t;p>　　從圖2-1-3-1中可以看出，Uo=Uc=(1/C)∫icdt,因Ui=UR+Uo,當t=to時，Uc=Oo.隨后C充電，由于RC≥Tk,充電很慢，所以認為Ui=UR=Ric,即ic=Ui/R,故Uo=(1/c)∫icdt=(1/RC)∫icdt這就是輸出Uo正比于輸入Ui的積分（∫icdt）RC電路的積分條件：RC≥Tk</p><p>　　圖2-1-3-1 積分電路和傳輸特性</p&

50、gt;<p>　　積分電路可將矩形脈沖波轉換為鋸齒波或三角波，還可將鋸齒波轉換為拋物波。電路原理很簡單，都是基于電容的沖放電原理，這里就不詳細說了，這里要提的是電路的時間常數(shù)R*C，構成積分電路的條件是電路的時間常數(shù)必須要大于或等于10倍于輸入波形的寬度[8]。</p><p>　　2.1.2 偽隨機碼產(chǎn)生電路</p><p>　　真正的隨機碼序列是不能重復再現(xiàn)和產(chǎn)生的，我

51、們只能產(chǎn)生一個周期性的隨機序列使其具有近似隨機噪聲的特性，這種脈沖序列稱為偽隨機序列，簡稱偽隨機碼。產(chǎn)生m序列的移位寄存器的網(wǎng)絡結構不是隨意的，m序列的周期P也不能取任意值，當移位寄存器的級數(shù)為n時，必須滿足P=2n-1，其結構中的第一級與第n級之間必須有反饋連接，才能產(chǎn)生m序列[9]。31位偽隨機序列為5級結構，信號產(chǎn)生電路如圖2-1-3所示。</p><p>　　圖2-1-3 M序列31位偽隨機序列產(chǎn)生電路

52、</p><p>　　移位寄存器工作時，首先要設定各級移位寄存器的初始狀態(tài)；而后，在移位時鐘控制下，移位寄存器每次將暫存的“1”和“0”逐級向右移一位。加法器作相應的運算后送回寄存器。在時鐘的控制下，各級移位寄存器依次輸出；時鐘脈沖又能控制輸出的序列作周期性的重復。這里的時鐘信號不是內部的，需要從外部引入，這樣就需要額外添加一個時鐘信號產(chǎn)生部分，主要是一個晶振和一個分頻部分。考慮到這樣會增加的工作量和復雜度，并受

53、到數(shù)字電子技術的啟發(fā)，想到了另一個可行的方案。</p><p><b>　　2.2 方案二</b></p><p>　　該方案主要是采用數(shù)字電子技術，將總電路分成幾個電子模塊，不同的小模塊實現(xiàn)各自的子功能，然后將子模塊整合到一起完成最終產(chǎn)生各種信號的要求。這樣可以直接利用功能芯片的組合利用，過程中不涉及到模擬信號，可以避免在模數(shù)轉換時產(chǎn)生的外界噪聲和干擾，提高信號的準

54、確性。</p><p>　　該方案通過三個模塊來完成，如圖2-2-1分別為：數(shù)據(jù)源模塊、差分調相器模塊和載波發(fā)生器模塊。從數(shù)據(jù)源模塊得到碼元速率為2400B的31位偽隨機碼，輸入到差分調相器調制載波；載波模塊則是由11.0592MHz晶振分頻得到的19.2KHz方波；兩者通過差分調相以后就能得到所需的2DPSK信號了。</p><p>　　圖2-2-1 2DPSK信號發(fā)生器組成</

55、p><p>　　2.2.1 數(shù)據(jù)源模塊</p><p>　　數(shù)據(jù)源模塊作為整個系統(tǒng)的起點，需要提供11.0592MHz信號，該頻率信號是用晶振振蕩電路產(chǎn)生的。將11.0592MHz信號輸入到載波發(fā)生器模塊，在載波發(fā)生器進行進行分頻可得到所需的1：1 方波；利用D 觸發(fā)器組成移位寄存器來組成31 位偽隨機碼。</p><p>　　2.2.2 差分調相器模塊</p

56、><p>　　差分調相器模塊用于產(chǎn)生最終的1：1信號、31位偽隨機碼信號和2DPSK信號。通過利用7 位二進制計數(shù)器和JK 觸發(fā)器來產(chǎn)生差分編碼器，然后再利用或非門來組建調相器。</p><p>　　DPSK調制是采用碼型變換法加絕對調相來實現(xiàn)，把數(shù)據(jù)信息源（如偽隨機碼序列、增量調制編碼器輸出的數(shù)字信號或脈沖編碼調制PCM編碼器輸出的數(shù)字信號）作為絕對碼序列{an}，通過差分編碼器變成相對碼序

57、列{bn}，然后再用相對碼序列{bn}，進行絕對移相鍵控，此時該調制的輸出就是DPSK已調信號。絕對碼是以寬帶信號碼元的電平直接表示數(shù)字信息的，如規(guī)定高電平代表“1”，低電平代表“0”。 相對碼（差分碼）是用基帶信號碼元的電平與前一碼元的電平有無變化來表示數(shù)字信息的，如規(guī)定：相對碼中有跳變表示1，無跳變表示0。</p><p>　　2.2.3 載波發(fā)生器模塊</p><p>　　為使數(shù)字

58、信號能夠在信道中傳輸，要求信道具有低通形式的傳輸特性，實際通信中大多數(shù)信道都具有帶通傳輸特性，不能直接傳送，必須借助載波調制進行頻率搬移，將數(shù)字基帶信號變成適合在信道傳輸?shù)臄?shù)字頻帶信號。通信系統(tǒng)可傳輸?shù)男畔⒘颗c載波工作頻率范圍相關，因此提高載波頻率在理論上就可以增加傳輸帶寬，也可以提供大的信息傳輸容量。所以，我們要在信號發(fā)生器中增加載波模塊。</p><p><b>　　2.3 本章小結</b&

59、gt;</p><p>　　本章分別簡述了兩種設計方案及各個方案中需要涉及到的技術、知識點和要求，對兩種不同的方案進行了比較，考慮適用性和設計難易程度、制作時的功耗量，選擇第二種設計方案作為本次設計的最終方案。</p><p><b>　　3 硬件設計</b></p><p><b>　　3.1 晶振電路</b><

60、/p><p>　　晶體振蕩電路包括： 振蕩部分，用以振蕩晶體振蕩元件； 負載電容選擇部分，用于通過選擇電容值來改變振蕩頻率； 第一調整部分，用以調整所述負載電容選擇部分的電容值，以響應提供給所述負載電容選擇部分的第一控制信號； 在此，所述負載電容選擇部分與用于輸出第二控制信號的第二調整部分相連接，在所述第二控制信號中，單位周期的積分值為零。</p><p>　　晶振電路采用11.0592MH

61、z的晶振，采用這個頻率是因為它能夠準確地劃分時鐘頻率，能夠得出較好的波特率結果。</p><p><b>　　3.2 分頻電路</b></p><p>　　在數(shù)字電路中，常需要對較高頻率的時鐘進行分頻操作，得到較低頻率的時鐘信號。設計要求數(shù)字信號的速率為2400bit/s，直接使用晶振電路出來的高頻率時鐘信號是不行的，這就需要對時鐘信號進行分頻。這里主要使用到了8分頻

62、、9分頻和64分頻，運用于載波發(fā)生器模塊。</p><p>　　晶體振蕩電路出來的11.0592MHz時鐘信號，輸入到芯片74LS161和4024構成的級聯(lián)電路中。這里利用置數(shù)法把74161 構成第一級9 進制計數(shù)器，輸出端應該為一個占空比為1：8 的波形，完成了9分頻的功能。在161完成9分頻輸出1220.5KHz時鐘信號，信號再進入4024中。</p><p>　　通過第一級輸出得到1

63、.2288MHz 的波形后，輸入4024 做為其時鐘信號，4024 構成第二級64 進制計數(shù)器，這里所說的64 進制計數(shù)器是指對于4024 的Q6 端口輸出每一個周期需要64 次脈沖；通過這樣的計數(shù)輸出，則可以得到占空比1：1 的19.2KHz 方波。</p><p>　　19.2KHz的方波信號再輸入到4022，經(jīng)過8分頻得到2400Hz的時鐘信號，送入差分編碼器進行差分編碼，輸出的既是1:1數(shù)字信號和M序列信

64、號，另一方面2400Hz時鐘信號進行差分調制，成為2DPSK信號。</p><p><b>　　3.3 觸發(fā)器電路</b></p><p>　　觸發(fā)器電路是用邏輯門組成，具有存儲二進制信息的記憶電路。因為存儲電路能觸發(fā)進入置位狀態(tài)而存儲二進制1或觸發(fā)進入復位狀態(tài)而存儲二進制數(shù)0，所以這個電路被稱為觸發(fā)器[10]。本節(jié)主要寫了JK觸發(fā)器和D觸發(fā)器，JK觸發(fā)器用于1:1信

65、號的產(chǎn)生，如圖3-3-1，而D觸發(fā)器則用于31位偽隨機碼的生成。</p><p>　　圖3-3-1 JK觸發(fā)器電路</p><p>　　JK觸發(fā)器中的字母J和K不是縮寫，是任選字母，當J和K均為低電平時輸出保持不變，當J輸入高電平時輸出被置為高電平，當K輸入高電平時輸出被置為低電平。JK觸發(fā)器最明顯的區(qū)別是當置位J和復位K輸入均為高電平時不是處于不定態(tài)，而是當輸入狀態(tài)為J=1，K=1時觸

66、發(fā)器會翻轉，也即輸出Q的狀態(tài)變?yōu)榕c原來相反[11]。利用JK觸發(fā)器的這些特性，從上一級來的2400Hz信號經(jīng)過觸發(fā)器處理后就可以得到1:1的數(shù)字信號了。</p><p>　　D觸發(fā)器是一類數(shù)據(jù)型觸發(fā)器，可以鎖存或存儲一位數(shù)據(jù)。當輸入為1時，輸出Q被置位為1，當D輸入為0時，輸出Q被置位為0，Q輸出的電平變換隨D輸入一同變換[12]。</p><p>　　D觸發(fā)器用于M序列隨機碼的生成，因為

67、必須滿足P=2n-1，其結構中的第一級與第n級之間必須有反饋連接才能產(chǎn)生m序列，31位偽隨機序列為5級結構，一片74LS175內有4個鎖存器，所以用了2個175級聯(lián)。設計用了帶有兩個反饋抽頭的3級反饋移位寄存器得到“1110010”的循環(huán)序列，加上后面的或門、或非門和異或門防止進入全“0”。</p><p>　　圖3-3-2 31位偽隨機碼產(chǎn)生電路</p><p><b>　　

68、3.4 本章小結</b></p><p>　　本章描述了用方案二所用到的硬件電路，硬件電路中使用到的芯片類型。詳細講述了各個模塊電路實現(xiàn)的理論基礎和方法，如晶體振蕩、分頻電路、觸發(fā)器電路，對描述中提到的獨立單元進行圖形演示。</p><p><b>　　4 軟件仿真</b></p><p>　　4.1 Multisim軟件介紹&l

69、t;/p><p>　　本次設計主要用到了Multisim仿真軟件。Multisim是美國國家儀器（NI）有限公司推出的以Windows為基礎的仿真工具，適用于板級的模擬/數(shù)字電路板的設計工作，包含電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。</p><p>　　Multisim是一個優(yōu)秀的電子技術訓練工具，是能夠替代電子實驗室中的多種傳統(tǒng)儀器的虛擬電子實驗室，具有靈

70、活、成本低、高效率等特點。軟件結合了只管的捕捉和仿真功能，能快速、輕松、高效地對電路進行設計和驗證。借用Multisim可以立即創(chuàng)建具有完整組件庫的電路圖，并利用工業(yè)標準SPICE模擬器仿真電路行為[13]。這樣我們就能再設計流程中提前對電路設計進行迅速的驗證，大大縮短了建模的循環(huán)，整個操作界面簡潔友善，如圖4-1。</p><p>　　圖4-1 Multisim操作界面</p><p>

71、;<b>　　4.2 電路仿真</b></p><p>　　用Multisim仿真差分編碼器，需要2400Hz時鐘信號，這里直接接了函數(shù)信號發(fā)生器，設定為2400Hz方波，如圖4-2-1。根據(jù)設計的硬件電路排布仿真電</p><p>　　圖4-2-1 函數(shù)信號發(fā)生器頻率設定</p><p>　　路，然后選擇四綜示波器，分別將接頭連接到需要測量

72、波形的端口，如圖4-2-2。</p><p>　　圖4-2-2 數(shù)字信號發(fā)生器電路</p><p>　　連接完硬件仿真電路后，點擊運行按鈕或按快捷鍵F5開始進行仿真。仿真開始后雙擊示波器進入示波器界面，根據(jù)需要選擇對應按鍵和對應值，功能上與實物示波器相當。</p><p>　　根據(jù)仿真電路，得到以下信號波形：</p><p>　　全“0”信

73、號為直接低電平，只要將示波器一個測量頭接地即可；全“1”信號為高電平，示波器測量頭接VCC端得到高電平波形，如圖4-2-3。為了能夠直觀的觀察比較輸入的時鐘信號，故將2400Hz時鐘信號Y偏移到水平線下方。</p><p>　　圖4-2-3 全“0”、全“1”信號波形</p><p>　　1:1信號是“1”、“0”均勻分布信號，所以示波器上顯示為方波信號。1：1信號是將2400Hz的方波

74、時鐘信號輸入到JK觸發(fā)器，根據(jù)JK觸發(fā)器的特性，即當輸入狀態(tài)為J=1，K=1時觸發(fā)器會翻轉，也即輸出Q的狀態(tài)變?yōu)榕c原來相反，所以觀察到的波形如圖4-2-4。</p><p>　　圖4-2-4 1:1信號信號</p><p>　　31位偽隨機碼使用5個移位鎖存器級聯(lián)，并添加或門、或非門和異或門避免了全“0”的出現(xiàn)，滿足了我們需要的“隨機性”，如圖4-2-5。</p><

75、p>　　圖4-2-5 31位偽隨機碼波形</p><p><b>　　4.3 本章小結</b></p><p>　　本章主要介紹了仿真軟件Multisim，并使用Multisim軟件對硬件電路進行了電路仿真，根據(jù)仿真波形判斷硬件電路的正確性。利用仿真軟件能夠使我們減少建模的時間和工作量，讓我們提前對設計電路進行驗證。</p><p>　

76、　5 結果測試與分析</p><p>　　根據(jù)仿真電路的仿真結果，可以確定之前確定的硬件電路方案是可行的。按照硬件電路在通用板上進行電路的元器件焊接，在焊接完電路后用示波器對各參數(shù)波形進行測試并作出分析。</p><p>　　5.1 晶振電路輸出波形</p><p>　　圖5-1為晶振電路輸出波形，可以看到輸出的為11.04MHz方波。這與理論要得到的11.059

77、2MHz信號存在一定差距,而且有一定的失真現(xiàn)象，這可能與焊接電路時元器件沒有完美焊接，接口裸露太多受到干擾較多有關系，而頻率差距可能是由示波器自身誤差或晶振、電容誤差引起的。但從整體上來看波形依然是一組明顯的方波，有準確的上升沿和下降沿，頻率誤差也在接受范圍內，并不影響后續(xù)電路的結果。</p><p>　　圖5-1 晶振輸出時鐘信號</p><p>　　5.2 九分頻輸出波形</p

78、><p>　　晶振電路輸出的11.0592MHz信號輸入到74LS161進行9分頻，輸出的波形如圖5-2。示波器的輸出波形結果觀察到，頻率為1.228MHz，一個周期內波形占空比為1:8。這與理論要求的輸出1220KHz信號基本吻合，完成了對輸入信號進行9分頻的工作。波形上存在毛刺，這可能與芯片不在最佳工作電壓下工作有關，也可能是示波器探頭問題。</p><p>　　圖5-2 1220KHz

79、信號</p><p>　　5.3 載波輸出波形</p><p>　　經(jīng)過9分頻后的1220KHz信號送入4024，該芯片是7位二進制串行計數(shù)器，信號從Q6端口輸出，信號相當于做了26即64分頻效果，輸出19.2KHz載波信號。圖5-3為實測電路波形，頻率為19.19KHz，占空比為1:1的方波。</p><p>　　可以看到輸入信號存在的毛刺經(jīng)過分頻之后變得更加明顯

80、，問題出現(xiàn)的可能與9分頻輸出波形相同（后面就不做分析了）。但結果不會影響整個電路，波形信號依然可以使用。</p><p>　　圖5-3 19.2KHz載波信號</p><p>　　5.4 時鐘信號輸出波形</p><p>　　要為數(shù)字信號發(fā)生器提供2400Hz時鐘信號，就要對19.2Khz載波信號再進行8分頻。圖5-4是載波信號經(jīng)過4022進行了8分頻后輸出的波形

81、。波形為方波，頻率為2.398Khz，占空比為1:7。芯片4022工作正常，輸出的時鐘信號雖然在頻率上存在一定誤差，這是由上級誤差造成的，因為最終要輸出的為數(shù)字信號，在波形和占空比正常的情況下，少量的頻率誤差都是允許范圍內。</p><p>　　圖5-4 2400Hz時鐘信號</p><p>　　5.5 一比一信號輸出波形</p><p>　　2400Hz時鐘信號

82、經(jīng)過JK觸發(fā)器，即可獲得1:1的信號。圖5-5為最終輸出的1:1信號模擬波形，頻率為1.199KHz，波形存在一定失真現(xiàn)象。經(jīng)過查閱，該現(xiàn)象可能與示波器探頭電容沒調好有關。根據(jù)示波器自檢結果，發(fā)現(xiàn)的確存在探頭過補償現(xiàn)象。</p><p>　　雖然波形結果存在失真情況，但還是能夠明顯看出為一組占空比1:1的方波，所以輸出結果還是滿足了設計要求。</p><p>　　圖5-5 1:1信號&l

83、t;/p><p>　　5.6 偽隨機碼信號輸出波形</p><p>　　2400Hz時鐘信號分為兩路，一路作為1:1信號的時鐘，另一路作為M序列31位偽隨機碼信號的時鐘。圖5-6為31位偽隨機碼輸出波形，示波器檢測到的為模擬信號量，數(shù)字信號為“1010111011000111100110100100010101110…”，做到了偽隨機的功能。</p><p>　　圖5-

84、6 31位偽隨機碼</p><p><b>　　6 結 論</b></p><p>　　本設計方案按照任務書的要求了解數(shù)字調相系統(tǒng)的應用，掌握數(shù)字通信系統(tǒng)的電路設計方法，設計和制作了數(shù)字信源發(fā)生器，為數(shù)字調相系統(tǒng)提供信源。最終在《現(xiàn)代通信原理》的理論基礎上，利用數(shù)字電子技術設計了硬件電路，實現(xiàn)了數(shù)字信號的輸出。制作的數(shù)字信源發(fā)生器能夠完整的輸出全“0”、全“1”、1

85、:1信號和M序列31位偽隨機碼，達到了設計要求。</p><p>　　制作的數(shù)字信源發(fā)生器可以用于一般的數(shù)字調相系統(tǒng)，為系統(tǒng)提供數(shù)字信號。因為電路較為簡單，實現(xiàn)方式比較單一，只能提供幾種基礎的數(shù)字信號，該信源發(fā)生器并不適用對精度要求高，要求波形多樣性的數(shù)字系統(tǒng)。在設計過程中，參考了大量的資料，對整個數(shù)字調相系統(tǒng)的工作過程有了一定了解，然后再著重分析了數(shù)字信源發(fā)生器部分。從一開始的利用模擬電子技術實現(xiàn)功能到最終確定

86、用數(shù)字電子技術，中間對兩種實現(xiàn)方法進行了比較。比較得出使用數(shù)字電子技術實現(xiàn)原理更簡單，電路圖更清晰，結果更直觀。在實際電路設計操作中，對晶振電路的電容電阻值計算并不是十分精確，造成了輸出的晶振頻率與理論值存在一定的誤差，雖然對整體電路沒本質的影響，但在波形觀察上引起了一定的波形失真和抖動。另一方面，由于示波器本身存在的誤差，也給結果帶來了一些瑕疵。這些都將在日后的工作中進行改進，以便更完美的實現(xiàn)數(shù)字信號的模擬量觀察。</p>

87、<p><b>　　參考文獻</b></p><p>　　[1] 蘇方磊.基于CPLD的相移鍵控系統(tǒng)設計[J].現(xiàn)代電子技術,2007,12.</p><p>　　[2] Simon Haykin ,Michael Moher.Introduction to Analog and Digital Conmmunications Second Editio

88、n[M].電子工業(yè)出版社,2007,1.</p><p>　　[3] 沈保鎖,侯春萍.現(xiàn)代通信原理(第二版)[M].國防工業(yè)出版社,2009.1.</p><p>　　[4] 鄔國揚,顧函錚,周雪嬌.高頻電路原理[M].浙江大學出版社,2006,4.</p><p>　　[5] 張萱,陳偉東,呂昂,周雪嬌.模擬電子技術[M].西安電子科技大學出版社,2002,8.&

89、lt;/p><p>　　[6] 周云波.RC文氏橋振蕩電路研究[J].寶雞文理學院學報(自然科學版),2001,12.</p><p>　　[7] 卿太全,李蕭,郭明瓊.常用數(shù)字集成電路原理與應用[M].人民郵電出版社,2006,1,1.</p><p>　　[8] 許自圖.電子電路原理分析與仿真[M].電子工業(yè)出版社,2006,10,1.</p><

90、;p>　　[9] 魏瑞.基于Matlab的m序列的仿真與實現(xiàn)[J].科技廣場,2008,1.</p><p>　　[10] Nigel P.Cook著,施慧瓊，李黎明譯.實用數(shù)字電子技術[M].北京:清華大學出版社,2006,10.</p><p>　　[11] 程開明.數(shù)字電子技術[M].重慶大學出版社,2005,3.</p><p>　　[12] 徐煜明.

91、數(shù)字電子技術與邏輯設計教程[M].電子工業(yè)出版社,2007,12,24.</p><p>　　[13] 王冠華.Multisim 10電路設計及應用[M].國防工業(yè)出版社,2008,6,1.</p><p>　　[14] 陶亞雄.數(shù)字通信原理與應用[M].電子工業(yè)出版社,2006,07.</p><p>　　[15] [日]稻葉保.振蕩電路的設計與應用[M].科學出

92、版社,2004,9.</p><p>　　[16] 謝沅清.通信電子線路[M].電子工業(yè)出版社,2005,10.</p><p>　　[17] 楊翠娥.調頻電子線路實驗與課程設計[M].哈爾濱工程大學出版社，2005,1.</p><p>　　[18] 馮慶玉,杜汪洋.一種基于FPGA的2PSK調制器的軟硬件設計方法[J].中國傳媒大學學報自然科學版,2008,6.

93、</p><p><b>　　附錄1 系統(tǒng)實物圖</b></p><p>　　圖1 數(shù)據(jù)源和數(shù)字信號發(fā)生器</p><p><b>　　圖2 載波發(fā)生器</b></p><p><b>　　圖3 差分調相</b></p><p>　　圖4 2DPSK模塊

94、總圖</p><p><b>　　圖5 系統(tǒng)連接圖</b></p><p>　　附錄2 畢業(yè)設計作品說明書</p><p><b>　　一、作品名稱</b></p><p>　　二進制差分調相器――數(shù)字信源發(fā)生器設計</p><p><b>　　二、作品功能&l

95、t;/b></p><p>　　設計并制作數(shù)字信源發(fā)生器，要求以下幾種數(shù)字基帶信號：</p><p><b>　　1、全0信號</b></p><p><b>　　2、全1信號</b></p><p><b>　　3、1:1信號</b></p><p&

96、gt;　　4、M序列31位偽隨機碼</p><p><b>　　三、運行環(huán)境</b></p><p>　　芯片需要+5V直流電壓，觀察波形需要數(shù)字示波器一臺。</p><p><b>　　四、操作步驟</b></p><p>　　1、用排線將數(shù)據(jù)源模塊、載波發(fā)生模塊和差分調相模塊連接起來。</

97、p><p>　　2、給需要饋電的芯片接通+5V直流電壓，接地線接地。</p><p>　　3、按照需要觀察的信號，將示波器觸頭接到對應信號輸出點觀察波形。</p><p>　　4、關閉電源，取下模塊連接線，整理器材。</p><p><b>　　五、注意事項</b></p><p>　　測試模塊需要外

98、接+5V直流電壓，元器件為手工焊接測量時要避免短路，由于制作條件和測量設備結果存在一定誤差。</p><p>　　附錄3 主要芯片功能及引腳圖</p><p>　　一、CD4027雙上升沿JK觸發(fā)器</p><p>　　圖1-1 CD4027引腳圖 圖1-2 CD4027功能圖</p><p>　　二、74LS

99、175四上升沿D觸發(fā)器</p><p>　　圖2-1 74LS175引腳圖</p><p>　　圖2-2 74LS175功能圖</p><p>　　三、74LS30八輸入與非門</p><p>　　圖3-1 74LS30引腳圖</p><p>　　四、CD4070四異或門</p><p>