課程設(shè)計(jì)報(bào)告---七人表決器設(shè)計(jì)

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-01 格式：doc 頁數(shù)：16 大小：4.88MB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

已閱讀1頁，還剩15頁未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、　　電子綜合設(shè)計(jì)　　一、設(shè)計(jì)原理　　所謂表決器就是對于一個(gè)行為，由多個(gè)人投票，如果同意的票數(shù)過半，就認(rèn)為此行為可行；否則如果否決的票數(shù)過半，則認(rèn)為此行為無效。七人表決器顧名思義就是由七個(gè)人來投票，當(dāng)同意的票數(shù)大于或者等于4 時(shí)，則認(rèn)為同意；反之，當(dāng)否決的票數(shù)大于

2、或者等于4 時(shí)，則認(rèn)為不同意。　　二、分析討論　　七人表決器這一功能可以用C語言、匯編語言或VHDL編程后下載到單片機(jī)上實(shí)現(xiàn)，不過用VHDL編程不僅技術(shù)含量高而且能讓我們更熟練的掌握和使用quartus軟件的步驟和方法。所以我們是采用VHDL編程來實(shí)現(xiàn)的。

3、　三、設(shè)計(jì)準(zhǔn)備　　根據(jù)七人表決器的原理，我們的準(zhǔn)備過程如下：　　1、使用Altera的Cyclone II器件，所用的芯片為EP2C35F672C8,開發(fā)平臺為quartus II。　　2、使用七個(gè)撥動開關(guān)（K1~K7）作為輸入變量來表示七個(gè)投票人，當(dāng)撥動開關(guān)輸入為‘1’時(shí)，表示對應(yīng)的人投同意

4、票，否則當(dāng)撥動開關(guān)輸入為‘0’時(shí)，表示對應(yīng)的人投反對票。　　3、使用一個(gè)七段數(shù)碼管來顯示同意的票數(shù)。　　4、使用七個(gè)LED（LED2~LED8）用來分別記錄投票人的個(gè)人投票結(jié)果，當(dāng)LED亮起時(shí)就表示對應(yīng)的投票人同意，否則就表示不同意。　　5、使用一個(gè)LED（LED1）來表示最終的投票結(jié)果，當(dāng)LED1亮起時(shí)表示表決

5、通過，不亮?xí)r就表示表決不通過。　　6、使用一個(gè)撥動開關(guān)（K8）來達(dá)到復(fù)位要求，即需要復(fù)位時(shí)能夠達(dá)到同時(shí)清零數(shù)碼管的顯示結(jié)果和LED的顯示情況。　　7、軟件仿真成功后，通過專用的連接線再用硬件進(jìn)行測試，并將硬件測試的結(jié)果以照片的形式做記錄。　　四、設(shè)計(jì)思路

6、　　根據(jù)程序設(shè)計(jì)的一般步驟，我們首先設(shè)計(jì)出七人表決器的系統(tǒng)框圖，也就是說先要確定一個(gè)大的設(shè)計(jì)方向；然后再根據(jù)設(shè)計(jì)要求并結(jié)合系統(tǒng)框圖來設(shè)計(jì)程序流程圖；由程序流程圖來編寫VHDL程序，并畫出表決器的外圍引腳圖；再將程序用軟件仿真，軟件仿真成功后進(jìn)行硬件測試。　　1、系統(tǒng)框圖如下：　　2、程序流程圖如下

7、：　　Y N　　3、外圍管腳圖如下：　　CLK LED1 　　CLR

8、 LEDAG[0:6]　　K[0:6] LED[0:6]　　注釋：　　CLK：系統(tǒng)時(shí)鐘　　CLR：復(fù)位引腳，當(dāng)需要

9、復(fù)位時(shí)，按下該管腳對應(yīng)的開關(guān)就可以復(fù)位。　　K[0:6]：表決輸入，分別是七個(gè)撥動開關(guān)。　　LED1：表示最終的投票結(jié)果，當(dāng)LED1亮起時(shí)表示表決通過，不亮?xí)r就表示表決不通過。　　LEDAG[0:6]：為七段數(shù)碼管，用來顯示同意的票數(shù)。　　LED[0:6]：為七個(gè)LED（

10、LED2~LED8），用來分別記錄投票人的個(gè)人投票結(jié)果。　　五、VHDL源程序設(shè)計(jì)　　根據(jù)設(shè)計(jì)要求，我們組設(shè)計(jì)的七人表決器程序如下：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　US

11、E IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY BJQ IS　　PORT(CLK,CLR:IN STD_LOGIC; ----CLK為系統(tǒng)時(shí)鐘，CLR為復(fù)位按鍵　　K:IN STD_LOGIC_VECTOR(6 DOWNTO 0); ----撥動開關(guān)輸入表決<

12、;/p>　　Result:OUT STD_LOGIC; ----顯示表決是否通過　　LEDAG,LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); ----LEDAG為七段數(shù)碼管，用來顯示同意的人數(shù)；LED為七個(gè)指示燈，用來指示投票人的個(gè)人投票結(jié)果。　　END ENTITY BJQ;<

13、;/p>　　ARCHITECTURE one OF BJQ IS　　BEGIN　　PROCESS(K) 　　VARIABLE shu:INTEGER; ----定義變量shu來統(tǒng)計(jì)同意的個(gè)數(shù)<

14、;b>　　BEGIN　　IF (CLR='1') THEN ----不復(fù)位，即正常工作　　LED<=K; ----將指示燈和投票人對應(yīng)，即記名投票　　shu:=0;

15、　　IF CLK'EVENT AND CLK='1' THEN　　IF K(0)='1' THEN shu:=shu+1;END IF;　　IF K(1)='1' THEN shu:=shu+1;END IF;　　IF K(2)='

16、1' THEN shu:=shu+1;END IF;　　IF K(3)='1' THEN shu:=shu+1;END IF;　　IF K(4)='1' THEN shu:=shu+1;END IF;　　IF K(5)='1' THEN shu:=shu+1

17、;END IF;　　IF K(6)='1' THEN shu:=shu+1;END IF;　　CASE shu IS ----指示燈顯示投票結(jié)果，數(shù)碼管顯示同意人數(shù)　　WHEN 0 =>Result<='0';LEDAG<="01111

18、11";LED<=K;　　WHEN 1 =>Result<='0';LEDAG<="0000110";LED<=K; 　　WHEN 2 =>Result<='0';LEDAG<="1011011";LED<=K;<

19、/p>　　WHEN 3 =>Result<='0';LEDAG<="1001111";LED<=K;　　WHEN 4 =>Result<='1';LEDAG<="1100110";LED<=K;　　WHEN

20、5 =>Result<='1';LEDAG<="1101101";LED<=K;　　WHEN 6 =>Result<='1';LEDAG<="1111101";LED<=K;　　WHEN 7 =>Result<='1

21、';LEDAG<="0100111";LED<=K;　　WHEN OTHERS =>Result<='Z';LEDAG<="ZZZZZZZ";LED<=K;　　END CASE;

22、;　　END IF;　　ELSE -----啟動復(fù)位功能，同時(shí)復(fù)位指示燈和數(shù)碼管　　Result<='0';　　LEDAG<="0111111";　　LED<=&qu

23、ot;0000000";　　END IF;　　END PROCESS;　　END ARCHITECTURE one;　　六、仿真測試過程<

24、b>　　1、創(chuàng)建工程　　首先啟動 Quartus II 軟件，點(diǎn)擊File>New Project Wizard,創(chuàng)建一個(gè)新的工程；輸入此工程所在的工作目錄（應(yīng)為每個(gè)工程創(chuàng)建一個(gè)單獨(dú)的目錄）、工程名稱（通常和頂層設(shè)計(jì)實(shí)體名稱相同）、頂層設(shè)計(jì)實(shí)體名稱（每個(gè)工程只有一個(gè)）；注意工作目錄不要建在默認(rèn)位置，最好建立在自帶的 U 盤上。所選的芯片為 Cyclone II系列

25、的 EP2C35F672C8；最后點(diǎn)擊點(diǎn)擊 Finish，完成一個(gè)新工程的創(chuàng)建。　　2、建立程序文件　　1）在創(chuàng)建好設(shè)計(jì)工程后，選擇File>NEW…菜單　　2）在New 對話框中選擇Device Design Files 頁下的 VHDL File ，點(diǎn)擊OK 按鈕，

26、打開程序編輯器對話框，然后在輸入自己編寫的VHDL程序。　　3）程序輸入完成后，進(jìn)行保存，然后再選擇菜單項(xiàng) Processing→Start Compilation，或者通過點(diǎn)擊圖標(biāo)進(jìn)行編譯。　　3、管腳分配　　有以下兩種方法進(jìn)行管腳分配：<p&

27、gt;　　1）點(diǎn)擊Assignments 菜單下面的Assignment Editor，進(jìn)入到引腳分配窗口；然后將需要分配管腳的信號放置在 To 下方，雙擊To 下方的《New》，選擇Node Finder，在Filter 窗口中選擇Pins：all，在Named 窗口中輸入“*”，點(diǎn)擊List 在Nodes Found 窗口出現(xiàn)所有信號的名稱，點(diǎn)擊中間的按鈕，則Selected Nodes 窗口下方出現(xiàn)被選擇的端口名稱，然后再雙擊OK

28、按鈕，完成設(shè)置。　　2）點(diǎn)擊Assignments 菜單下面的Pin Planner也能進(jìn)行管腳分配。　　3）本次設(shè)計(jì)所用到的管腳分配表如下：　　當(dāng)管腳分配完之后一定要進(jìn)行再進(jìn)行一次全編譯，以使分配的管腳有效。　　4、對設(shè)計(jì)文件進(jìn)行仿真<p

29、>　　1）創(chuàng)建一個(gè)仿真波形文件，選擇QUARTUSII 軟件File>New，選取對話框中的Other File 標(biāo)簽頁，從中選取Vector Waveform File，點(diǎn)擊OK 按鈕。　　2）設(shè)置仿真結(jié)束時(shí)間，選擇QUARTUS II 軟件的Edit>End Time命令，彈出線路束時(shí)間對話框，在Time 框中輸入仿真結(jié)束時(shí)間，點(diǎn)擊OK 按鈕。<

30、;p>　　3）加入輸入、輸出端口，在波形編輯器窗口左邊的端口名列表區(qū)點(diǎn)擊鼠標(biāo)右鍵，在彈出的右鍵菜單中選擇Insert Node or Bus…命令，在彈出的Insert Node or Bus 對話框中點(diǎn)擊Node Finder…按鈕。在出現(xiàn)的 Node Finder 界面中，在Filter 列表中選擇Pins：all，在Named 窗口中輸入“*”，點(diǎn)擊List 在Nodes Found 窗口出現(xiàn)所有信號的名稱，點(diǎn)擊中間的按鈕則

31、在Selected Nodes 窗口下方出現(xiàn)被選擇的端口名稱，雙擊OK 按鈕，完成設(shè)置。　　4）編輯輸入端口波形，即指定輸入端口的邏輯電平變化，根據(jù)仿真的需要輸入波形，最后選擇軟件的File>Save進(jìn)行保存。　　5）指定仿真器設(shè)置，在仿真過程中有時(shí)序仿真和功能仿真之分，測試過程中選擇的是功能仿真，在 QUARTUS II 軟件中選擇 Tool&g

32、t;Simulator Tool 命令，打開仿真器工具窗口，首先產(chǎn)生功能仿真網(wǎng)表文件，點(diǎn)擊產(chǎn)生功能仿真網(wǎng)表的按鈕 Generate Functional Simulation Netlist，產(chǎn)生功能仿真網(wǎng)表，然后點(diǎn)擊開始仿真的 START 按鈕開始進(jìn)行仿真，直到仿真進(jìn)度條為100%時(shí)完成仿真。　　6）本次仿真的波形如下圖所示：　　從波形圖可以看出：當(dāng)撥

33、動開關(guān)的輸入序列為“0100101”時(shí)，即同意的投票人數(shù)小于4時(shí)，用于顯示個(gè)人投票結(jié)果的LED（6）—LED（0）顯示序列也為“0100101”，這樣就實(shí)現(xiàn)了記名投票的功能；此時(shí)七段數(shù)碼管的LEDAG（6）—LEDAG（0）顯示為“1001111”，由于同意的投票人數(shù)只有3個(gè)，沒有超過4個(gè)人，所以最終的投票結(jié)果是不同意，即最終投票結(jié)果 Result 顯示為低電平。　　當(dāng)撥動開關(guān)的輸入序列為“10

34、10111”時(shí)，即同意的投票人數(shù)大于4時(shí)，用于顯示個(gè)人投票結(jié)果的LED（6）—LED（0）顯示序列也為“1010111”，同樣也實(shí)現(xiàn)了記名投票的功能；此時(shí)七段數(shù)碼管的LEDAG（6）—LEDAG（0）顯示為“1101101”，由于同意的投票人數(shù)有5個(gè)，已經(jīng)超過4個(gè)人，所以最終的投票結(jié)果是同意，即圖示最終投票結(jié)果 Result 顯示為高電平。　　5、從設(shè)計(jì)文件到目標(biāo)器件的加載

35、　　完成對器件的加載有兩種形式，一種是對目標(biāo)器件進(jìn)行加載文件，一種是對目標(biāo)器件的配置芯片進(jìn)行加載。我們在測試過程中采用的是對目標(biāo)器件 EP2C35F672C8 進(jìn)行加載的方法。　　1）使用下載電纜線將 PC 機(jī)與實(shí)驗(yàn)系統(tǒng)連接起來。　　2）選擇 QUARTUS II 軟件的 Tool>Programmer 命令，進(jìn)入編程器窗口，如

36、果沒有設(shè)置編程硬件，則編程硬件類型為 No Hardware，所以需要對編程硬件進(jìn)行設(shè)置，點(diǎn)擊 Hardware Setup…編程硬件設(shè)置按鈕。　　3）點(diǎn)擊 Add Hardware 按鈕，出現(xiàn) Add Hardware 對話框，在 Add Hardware 對話框中，測試過程中選擇的是 USB-Blaster[USB-0]，配置模式選擇 JTAG，然后添加與工程對應(yīng)的.sof 文件，在 Pro

37、gram/Configure 一欄打勾。點(diǎn)擊 Start 開始配置。　　七、硬件測試結(jié)果　　根據(jù)上述準(zhǔn)備，我們組所做的七人表決器的硬件測試結(jié)果已用照片的形式記錄，如下面各圖所示：　　K8為復(fù)位開關(guān)，當(dāng)不需要復(fù)位時(shí)必須向上撥；當(dāng)只有一個(gè)人同意時(shí)，如下圖所示，當(dāng)K1向上撥時(shí)，對應(yīng)

38、的 D2 點(diǎn)亮，并且七段數(shù)碼管的顯示為“1”，由于同意的人數(shù)小于4個(gè)，所以 D1不亮。　　當(dāng)K1、K2向上撥時(shí)，對應(yīng)的 D2、D3 點(diǎn)亮，并且七段數(shù)碼管的顯示為“2”。　　由于同意的人數(shù)小于4個(gè)，所以 D1不亮。　　當(dāng)K1、K3、K5向上撥時(shí)，對應(yīng)的 D2、D4、D5 點(diǎn)亮，并且七段數(shù)碼管的顯

39、　　示為“3”。這表明了撥動開關(guān)和LED是一一對應(yīng)的，也就是前面提到的記名投票功能。由于同意的人數(shù)小于4個(gè)，所以 D1不亮。　　4）當(dāng)K1、K2、K3、K4向上撥時(shí)，對應(yīng)的 D2、D3、D4、D5 點(diǎn)亮，并且七段數(shù)碼管的顯示為“4”，由于同意的人數(shù)大于3個(gè)，所以表決結(jié)果 D1 也會點(diǎn)亮。　　5）當(dāng)K1、K3、K5、K6、K7向上撥時(shí)

40、，對應(yīng)的 D2、D4、D6、D7、D8 點(diǎn)亮，并且七段數(shù)碼管的顯示為“5”，由于同意的人數(shù)大于3個(gè)，所以表決結(jié)果 D1 也會點(diǎn)亮。　　6）當(dāng)K1、K2、K3、K4、K5、K6向上撥時(shí)，對應(yīng)的 D2、D3、D4、D5、D6、D7 點(diǎn)亮，并且七段數(shù)碼管的顯示為“6”，由于同意的人數(shù)大于3個(gè)，所以表決結(jié)果D1 也會點(diǎn)亮。　　7）當(dāng)K1、K2、K3、K4、K5、

41、K6、K7向上撥時(shí)，對應(yīng)的D2、D3、D4、D5、D6、D7 、D8點(diǎn)亮，并且七段數(shù)碼管的顯示為“7”，由于同意的人數(shù)大于3個(gè)，所以表決結(jié)果 D1 也會點(diǎn)亮。　　8）K8為復(fù)位開關(guān)，在上圖的基礎(chǔ)上，即K1—K7均向上撥，數(shù)碼管顯示為“7”時(shí)，若此時(shí)將撥動開關(guān)K8向下?lián)埽瑒t數(shù)碼管顯示為“0”， D2—D8由亮變滅，表決最終結(jié)果 D1 也熄滅，即達(dá)到了復(fù)位要求，如下圖所示：&

42、lt;p>　　八、心得體會　　通過這次的課程設(shè)計(jì)，我從中學(xué)到了很多知識，并且鍛煉了自己的程序設(shè)計(jì)能力。從抽到題目開始，然后到圖書館去查找相關(guān)資料，通過各種資料的幫助，再根據(jù)設(shè)計(jì)要求設(shè)計(jì)框圖，然后編寫VHDL程序，上機(jī)進(jìn)行程序調(diào)試、修改，再進(jìn)行軟件仿真，得到仿真波形，最后下載到硬件上進(jìn)行測試。在這個(gè)過程中，我遇到了很多棘手的問題，通過進(jìn)一步查找資料和向指

43、導(dǎo)老師請教之后，這些問題才得到解決，雖然花掉了不少的時(shí)間，但我們還是在規(guī)定的時(shí)間里完成了任務(wù)。在這個(gè)過程中，通過反復(fù)的調(diào)試程序，讓我們對用VHDL語言編寫程序和單片機(jī)等有了更深入的認(rèn)識和熟悉，并且使我們更好的掌握了 QUARTUS II 這個(gè)軟件的使用方法。通過不斷的仿真，不斷地嘗試，我們終于成功地得出了正確的結(jié)果。　　通過此次課程設(shè)計(jì)，使我們的綜合實(shí)踐能力、動手能力和設(shè)計(jì)能力得到了鍛煉和提高，

44、與此同時(shí)也讓我們發(fā)現(xiàn)其實(shí)要做好一個(gè)設(shè)計(jì)并不難，關(guān)鍵是看你怎么去對待它和付出多大的努力，并且也讓我更加懂得了怎樣去完成一個(gè)課程設(shè)計(jì)。在這次的設(shè)計(jì)過程中，我發(fā)現(xiàn)了自己的缺點(diǎn)和不足，在以后的學(xué)習(xí)和課程設(shè)計(jì)中我會不斷地改正和彌補(bǔ)。最后，我真誠的感謝陳老師和徐老師在這次的課程設(shè)計(jì)中給予我們的幫助，正是有了指導(dǎo)老師的教導(dǎo)，我們才順利的完成了這次課程設(shè)計(jì)。　　九、參考文獻(xiàn)

45、　　[1] 《EDA技術(shù)與CPLD/FPGA開發(fā)應(yīng)用簡明教程》，李履信、沈建華，清華大學(xué)出版社　　[2]《EDA技術(shù)與應(yīng)用》第二版，譚會生、張昌凡，西安電子科技大學(xué)出版社　　[3]《可編程器件EDA技術(shù)與實(shí)踐》，李國洪、沈明山，機(jī)械工業(yè)出版社　　[4]《基于QUARTUS

46、 II 的CPLD/FPGA設(shè)計(jì)》，電子工業(yè)出版社　　[5]《EDA技術(shù)與應(yīng)用》，朱正偉，清華大學(xué)出版社　　十、附錄　　根據(jù)設(shè)計(jì)要求，我們組設(shè)計(jì)的七人表決器程序如下：　　LIBRARY IEEE;<p&g

47、t;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY BJQ IS　　PORT(CLK,CLR:IN STD_LOGIC; ----CLK為系統(tǒng)時(shí)鐘，CLR為復(fù)位按鍵

48、　　K:IN STD_LOGIC_VECTOR(6 DOWNTO 0); ----撥動開關(guān)輸入表決　　Result:OUT STD_LOGIC; ----顯示表決是否通過　　LEDAG,LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); ----LEDAG為七段數(shù)碼管，用來顯示同意的人數(shù)；LED為七個(gè)指示燈

49、，用來指示投票人的個(gè)人投票結(jié)果。　　END ENTITY BJQ;　　ARCHITECTURE one OF BJQ IS　　BEGIN　　PROCESS(K) 　　VARIABLE shu:

50、INTEGER; ----定義變量shu來統(tǒng)計(jì)同意的個(gè)數(shù)　　BEGIN　　IF (CLR='1') THEN ----不復(fù)位，即正常工作　　LED<=K; ----將指示燈和投票人對應(yīng)，即記名投票<

51、/p>　　shu:=0;　　IF CLK'EVENT AND CLK='1' THEN　　IF K(0)='1' THEN shu:=shu+1;END IF;　　IF K(1)='1' TH

52、EN shu:=shu+1;END IF;　　IF K(2)='1' THEN shu:=shu+1;END IF;　　IF K(3)='1' THEN shu:=shu+1;END IF;　　IF K(4)='1' THEN shu:=shu+1;END IF;&

53、lt;/p>　　IF K(5)='1' THEN shu:=shu+1;END IF;　　IF K(6)='1' THEN shu:=shu+1;END IF;　　CASE shu IS ----指示燈顯示投票結(jié)果，數(shù)碼管顯示同意人數(shù)

54、　WHEN 0 =>Result<='0';LEDAG<="0111111";LED<=K;　　WHEN 1 =>Result<='0';LEDAG<="0000110";LED<=K; 　　WHEN 2 =>Result<

55、='0';LEDAG<="1011011";LED<=K;　　WHEN 3 =>Result<='0';LEDAG<="1001111";LED<=K;　　WHEN 4 =>Result<='1';LEDAG<=&

56、quot;1100110";LED<=K;　　WHEN 5 =>Result<='1';LEDAG<="1101101";LED<=K;　　WHEN 6 =>Result<='1';LEDAG<="1111101";LED&l

57、t;=K;　　WHEN 7 =>Result<='1';LEDAG<="0100111";LED<=K;　　WHEN OTHERS =>Result<='Z';LEDAG<="ZZZZZZZ";LED<=K;&l

58、t;p>　　END CASE;　　END IF;　　ELSE -----啟動復(fù)位功能，同時(shí)復(fù)位指示燈和數(shù)碼管　　Result<='0';　　LEDAG&l

眾賞文庫> 全部分類> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

課程設(shè)計(jì)報(bào)告---七人表決器設(shè)計(jì)

文檔簡介

溫馨提示

最新文檔

評論

課程設(shè)計(jì)報(bào)告---七人表決器設(shè)計(jì)

文檔簡介

溫馨提示

最新文檔

評論

免費(fèi)下載