eda課程設計報告書-智力競賽搶答器

1、<p>　　EDA課程設計報告書</p><p>　　題目： 智力競賽搶答器 </p><p>　　姓名： </p><p>　　班級： </p><p>　　學號： </p><p>　　成

2、績： </p><p><b>　　一、設計題目及要求</b></p><p><b>　　1設計題目：</b></p><p><b>　　智力競賽搶答器</b></p><p><b>　　2要求：</b>&

3、lt;/p><p>　?。?）五人參賽每人一個按鈕，主持人一個按鈕， 按下就開始；</p><p>　?。?）每人一個發(fā)光二極管，搶中者燈亮；</p><p>　?。?）有人搶答時，喇叭響兩秒鐘；</p><p>　?。?）答題時限為10秒鐘，從有人搶答開始，用數(shù)碼管倒計時間，0、9、8…1、0；倒計時到0的時候，喇叭發(fā)出兩秒聲響。</p&

4、gt;<p><b>　　二、設計過程及內(nèi)容</b></p><p><b>　　1 總體設計方案</b></p><p>　　智力搶答器由5名選手及主持人作為共同輸入端，由主持人控制總開關。當主持人打開開關按鈕后，處于高電平狀態(tài)，搶答開始。此時選手進行搶答，搶答后的答題時間為十秒，搶答者搶答時輸出高電平有效，最先搶答的人對應的二極

5、管發(fā)亮，表示該選手搶中，同時喇叭響兩秒，且數(shù)碼管顯示器開始進行十秒倒計時，當計時器再次為0時，喇叭再響2秒鐘，搶答及答題過程結(jié)束。主持人控制的總開關可復位，當主持人關閉開關時，處于低電平狀態(tài)，此時發(fā)光的二極管熄滅，倒計時歸零，搶答器不工作，選手無法搶答，直到主持人再次打開開關時，進行下一輪搶答。</p><p>　　經(jīng)分析，本設計的重點和難點包括3個方面：</p><p>　?、伲_始搶答

6、時，最先按下開關的選手為搶中者，此時其他選手按開關無效；</p><p>　?、冢疀]有搶答者搶答時，沒有任何輸出變化，當有搶答者搶中時，對應發(fā)光二極管發(fā)光，喇叭開始響兩秒，同時10s倒計時開始，關鍵在于同步性問題；</p><p>　?、郏鞒秩说目傞_關在任何時刻關閉開關，都可以使整個系統(tǒng)還原到最初沒有搶答的狀態(tài)。</p><p><b>　　設計方案如下

7、:</b></p><p>　　根據(jù)要求將整個課題設計分為4個模塊，分別為搶答器，分頻器，2s發(fā)聲器，10s倒計時器。</p><p>　　總體方案的模塊總設計原理圖如下圖：</p><p><b>　　原理圖介紹說明：</b></p><p>　　搶答器模塊中用五個高低電平控制開關（AA-EE）作為五名選手

8、的輸入端，并用五個輸出端（YA1-YE5）外接發(fā)光二極管分別對應于五個輸入端；另取一個高低電平控制開關(FF)作為主持人輸入端；六個輸入端共同控制搶答器模塊。脈沖輸入信號輸入端（CCLLKK）輸入頻率732HZ的時鐘信號，后邊經(jīng)分頻器模塊產(chǎn)生1HZ的時鐘信號，為發(fā)聲器模塊和10s倒計時模塊提供時鐘脈沖頻率，分頻器模塊受主持人開關和搶答器模塊共同控制。10s倒計時器模塊受主持人開關和搶答器模塊共同控制，七個輸出端對應接七段顯示譯碼管。2s

9、發(fā)聲器模塊有兩個，其輸出端均接喇叭，其中一個受受主持人開關和搶答器模塊共同控制，另一個受主持人開關和10s倒計時器模塊共同控制。另外兩個D觸發(fā)器，做控制開關。</p><p>　　總體設計的仿真波形如下圖：</p><p>　　仿真說明：主持人FF開關處于高電平狀態(tài)時是搶答與答題環(huán)節(jié)，開始的一段屬于測試階段，EE選手高電平最先搶中，對應的YE5的輸出端輸出高電平，并驅(qū)動對應的發(fā)光二極管發(fā)光

10、，同時第一個發(fā)聲器的輸出端（YLB1）輸出2秒的高電平驅(qū)動喇叭發(fā)聲，表示有搶答者搶答成功，同時10s倒計時計數(shù)器開始倒計時，然后主持人FF關閉開關，輸出低電平，整個系統(tǒng)還原為搶答前最初狀態(tài)，可見重點與難點①②③全部完成實現(xiàn)，測試成功。接下來一段屬于正常搶答過程，前半段的原理同第一段，后半段顯示譯碼管（YY）依次顯示“09876543210”，當?shù)诙€“0”出現(xiàn)時，第二個發(fā)聲器的輸出端（YLB2）輸出2秒的高電平驅(qū)動喇叭發(fā)聲，表示答題時間

11、到，整體實驗成功。主持人FF開關再次處于低電平狀態(tài)時，不能搶答，回到搶答前的最初狀態(tài)，當再次輸出高電平時，進行下一輪搶答。</p><p>　　接下來介紹各模塊的工作原理。</p><p>　　2 模塊一：搶答器模塊</p><p><b>　　邏輯原理圖：</b></p><p>　　原理圖說明：A~E輸入端代表五個參

12、賽選手，F(xiàn)輸入端為置零端，主持人控制，QA~QE輸出端接發(fā)光二極管。當F置于低電平時，5個DFF觸發(fā)器都被置零，A~E都無法搶答，當F置于高電平時，搶答開始，強中者對應的發(fā)光二極管發(fā)光，并通過非門和與門將CP信號封鎖，并輸入低電平到DFF中，則其他選手再次按鍵時結(jié)果不會改變，實現(xiàn)了一人搶答后，其他人不能再做答，當主持人F清零后，與門處的CP信號打開，主持人F重新置于高電平試則可重新?lián)尨稹?lt;/p><p><

13、b>　　仿真波形圖：</b></p><p>　　仿真圖說明：當主持人F置于低電平時，選手無法搶答；當主持人置于高電平時，選手開始搶答，首先搶答的是E，對應的QE二極管發(fā)光，其他人搶答對結(jié)果沒影響；當主持人F清零后，E的二極管由亮到滅，當主持人F重新置于高電平試搶答重新開始。</p><p>　　3 模塊二：分頻模塊</p><p><b&g

14、t;　　邏輯原理圖：</b></p><p>　　原理圖說明：三個74160十進制計數(shù)器組成一個732進制的計數(shù)器，當計數(shù)到731時三個計數(shù)器的LDN同時置零，計數(shù)重新從0開始，完成了732分頻。輸入端FPKG是分頻器開關，當FPKG為低電平時，3個74160計數(shù)器清零，當FPKG為高電平時，將輸進來的732HZ的脈沖分頻成1HZ的脈沖，并從輸出端1HZ輸出，為兩秒計時器和十秒倒計時器提供時鐘脈沖，F(xiàn)

15、PKG此開關保證了此模塊可以與之外的其他模塊保持同步性。</p><p><b>　　仿真波形圖：</b></p><p>　　仿真說明：當FPKG為高電平時732HZ的脈沖通過分頻器被分頻成1HZ的脈沖，并從1HZ端輸出。當FPKG為低電平時，不能進行分頻，1HZ端一直輸出低電平。</p><p>　　4 模塊三：10s倒計時模塊</p

16、><p><b>　　邏輯原理圖：</b></p><p>　　原理圖說明：此十秒倒計時器是由74168和7448組成的十進制減法計數(shù)器，它只保留預置數(shù)端、CLK信號端、計數(shù)輸出端，其余的都置為0.。IN是同步置零端，并且與分頻模塊中的輸入端FPKG同步，保證了與其他模塊同步以及清零還原的功能，當IN置于高電平時，74168有效，倒計時開始。當輸出9--1時，右邊的D觸發(fā)

17、器輸出結(jié)果總是0，不影響CLK信號。當輸出從1到0時，右邊的D觸發(fā)器到上升沿，并輸出1，則或非門輸出結(jié)果為1，則CLK信號被封鎖,此時倒計時器保持在0不變。若要重新開始，則把IN同步置零即可。QL端輸入的是清零脈沖，此端口不受外邊其他模塊的限制，一直輸入脈沖信號，該端口是為了保證任何時候主持人關閉開關時（控制INN）都可以使該模塊還原到最初狀態(tài)，從零開始，工作原理是，當INN為低電平，QL信號輸入74168，將74168同步置零，當IN

18、N高電平時通過非門與門封鎖QL信號，該模塊可以倒計時工作。輸出端jskg控制第二個發(fā)聲器模塊，當?shù)诙巍?”出現(xiàn)時，由低電平變?yōu)楦唠娖健Ｗ筮叺腄觸發(fā)器是為了處理前面四或門因為競爭冒險帶來的毛刺的，該步驟在最后說明。</p><p><b>　　仿真波形圖：</b></p><p>　　仿真說明：當INN為高電平1且有CLK信號時，倒計時開始，顯示管顯示，輸出結(jié)果0,9

19、,8···0，最后保持零不變，前邊一段表示當輸入信號INN突然為低電平0時，倒計時系統(tǒng)清零，還原到最初狀態(tài)。</p><p>　　5 模塊四：2s發(fā)聲器模塊</p><p><b>　　邏輯原理圖：</b></p><p>　　原理圖說明：將74160接成二進制計數(shù)器，輸出端和CLKK用與門連接。當INN輸入為0時

20、，清零，Q1~Q4輸出為0；當C1輸入為1時，CLKK脈沖通過，計數(shù)器開始計數(shù)，當計數(shù)到2時，輸出端通過與門使CLKK信號封鎖，計數(shù)器保持在2不變，當INN再次為0時，該模塊還原到最初狀態(tài)。同時該模塊的輸出端LB只在計數(shù)器為0和1的時候輸出高電平1，喇叭發(fā)聲，計數(shù)器為2時輸出低電平0，喇叭不發(fā)聲。</p><p><b>　　仿真波形圖：</b></p><p>　　

21、仿真說明：當INN輸入為0時，輸出為0；當INN輸入為1且有CP脈沖時，開始2s計時，“0 1 2”到“2”停止。輸出端LB在輸入端INN為高電平1時且計數(shù)器為“0、1”時輸出高電平1，在計數(shù)器為“2”時或INN為低電平0時輸出低電平0。</p><p><b>　　三、設計結(jié)論</b></p><p><b>　　設計中出現(xiàn)的問題：</b>&l

22、t;/p><p>　　10s倒計時器模塊中，由于74168的輸出端存在競爭冒險現(xiàn)象，導致或門輸出端出現(xiàn)毛刺，并且該毛刺影響了本模塊及第二個發(fā)生器模塊的正常工作，故在或門之后添加D觸發(fā)器，其時鐘信號輸入端輸入732HZ的脈沖信號。經(jīng)此改進，消除了之前的問題，并且沒有影響到其他環(huán)節(jié)的正常工作，整個系統(tǒng)功能得到完美的實現(xiàn)。</p><p><b>　　感想：</b></p

23、><p>　　通過兩個星期的EDA課程設計，不但使我熟悉了EDA課程設計的基本思想和基礎知識，初步掌握MAX-plus軟件的使用，而且更真切地感受到數(shù)字電子在現(xiàn)代高科技信息產(chǎn)業(yè)領域的重要地位。</p><p>　　回想剛看到設計題目時的困惑與緊張，電路正確卻仿真不出符合波形時的憤怒，一次又一次失敗后的不耐煩······當一個個模塊都成

24、功，連總電路都正確時，內(nèi)心有種說不出的喜悅，也終于可以松口氣了。</p><p>　　通過簡單電路的設計，提高了我的獨立思考能力，延伸了在課堂上學到的知識。以前數(shù)字電子實驗都是在紙上設計，這次是在電腦上，第一次讓我真實地了解到所學專業(yè)能做些什么，不再像以前那么迷茫，也使我意識到高端都源于基礎，基礎課還是很重要的。</p><p>　　此次課程設計讓我看到了EDA技術功能的強大，我也為我這次