數(shù)字hic平面設(shè)計(jì)與工藝研究畢業(yè)設(shè)計(jì)

1、<p>　　數(shù)字HIC平面設(shè)計(jì)與工藝研究</p><p><b>　　摘 要</b></p><p>　　根據(jù)數(shù)字混合集成電路的設(shè)計(jì)原理及設(shè)計(jì)指導(dǎo)規(guī)則，結(jié)合現(xiàn)有的薄膜混合集成電路制造工藝，對(duì)雙穩(wěn)態(tài)觸發(fā)器電路進(jìn)行了電路的平面圖形設(shè)計(jì)，并繪出了電路工藝版圖，對(duì)所用的膜電阻、膜電容的材料進(jìn)行了說(shuō)明，對(duì)外貼式元件（三極管，二極管）的放置位置進(jìn)行了設(shè)計(jì)說(shuō)明。</

2、p><p>　　關(guān)鍵詞：混合集成電路，薄膜工藝，材料,膜電容，膜電阻</p><p>　　The Graphic Design of Digital Hybrid Integrated Circuit And Technology</p><p><b>　　Abstract</b></p><p>　　According

3、to the design principles and design rules of digital hybrid integrated circuit and the thin film manufacturing technology of hybrid integrated circuit, The Graphic of bistable flip-flop was designed, at the same time, it

4、s Process layout was drew. Besides, the material’s choice of Membrane resistance and Membrane capacitance have been explained, and the (transistors, diodes) bonded components’ location in designing have been instructed.

5、</p><p>　　Key words: hybrid integrated circuits, thin film technology, material, membrane capacitance, membrane resistance</p><p><b>　　目 錄</b></p><p><b>　　摘 要I<

6、;/b></p><p>　　AbstractII</p><p><b>　　目 錄III</b></p><p><b>　　引 言1</b></p><p>　　1、數(shù)字HIC 的概述2</p><p>　　1．1數(shù)字HIC 的分類2</p>

7、<p>　　1．2數(shù)字HIC 的特點(diǎn)3</p><p>　　1．3 薄膜電路與厚膜電路的區(qū)別3</p><p>　　1．4數(shù)字HIC在微電子技術(shù)中的地位3</p><p>　　2、HIC元、器件的平面圖形設(shè)計(jì)5</p><p>　　2.1薄厚膜集成方式的選擇5</p><p>　　2.2膜電阻器

8、的平面圖形設(shè)計(jì)5</p><p>　　2.2.1 膜電阻率和方阻5</p><p>　　2.2.2電阻設(shè)計(jì)3種方法5</p><p>　　2.3膜電容的平面圖形設(shè)計(jì)8</p><p>　　2.3.1膜電容的主要特性參數(shù)8</p><p>　　2.3.2膜電容的平面設(shè)計(jì)10</p><p

9、>　　2.4導(dǎo)電帶、焊接區(qū)和交叉區(qū)的設(shè)計(jì)13</p><p>　　2.4.1導(dǎo)電帶設(shè)計(jì)13</p><p>　　2.4.2焊區(qū)的設(shè)計(jì)13</p><p>　　2.4.3交叉區(qū)的設(shè)計(jì)13</p><p>　　3、HIC平面設(shè)計(jì)基礎(chǔ)14</p><p>　　3.1基片材料14</p><

10、;p>　　3.1.1基片材料概述14</p><p>　　3.1.2基片的要求14</p><p>　　3.2薄膜材料15</p><p>　　3.2.1薄膜導(dǎo)體材料15</p><p>　　3.2.2薄膜電阻材料16</p><p>　　3.2.3薄膜介質(zhì)材料17</p><p&

11、gt;　　3.2.4薄膜絕緣體材料17</p><p>　　3．3薄膜工藝17</p><p>　　4、數(shù)字HIC的平面化布局設(shè)計(jì)18</p><p>　　4.1設(shè)計(jì)指導(dǎo)原則18</p><p>　　4.2電路平面圖的粗略布局19</p><p>　　4.3膜電阻的寄生效應(yīng)22</p><

12、;p>　　4.4 HIC的熱設(shè)計(jì)22</p><p>　　4.4.1混合集成電路熱設(shè)計(jì)的基本原則22</p><p>　　4.4.2混合集成電路的散熱方式23</p><p>　　4.5電路平面化布局的設(shè)計(jì)和計(jì)算23</p><p><b>　　5、總 結(jié)30</b></p><p

13、><b>　　致 謝31</b></p><p><b>　　參考文獻(xiàn)32</b></p><p><b>　　引 言</b></p><p>　　隨著電子產(chǎn)業(yè)的迅速發(fā)展對(duì)電子系統(tǒng)的速度、功能和可靠性提出了越來(lái)越高的要求，混合集成電路便是滿足這種要求的核心技術(shù)之一。近年來(lái)，特別是1994年以

14、來(lái)，由于電子產(chǎn)品和電子設(shè)備的生產(chǎn)能力以及通信設(shè)備市場(chǎng)擴(kuò)大，混合集成電路產(chǎn)品的產(chǎn)值激增，這種勢(shì)頭歸因于混合集成電路在移動(dòng)通信設(shè)備及商用計(jì)算機(jī)高頻和高功率器件中的應(yīng)用迅速擴(kuò)大，加之混合集成電路越來(lái)越多的用于高密度組裝，而高密度組裝是通過(guò)在電路基板上做膜式分立器件來(lái)實(shí)現(xiàn)的，所以混合集成電路有各種不同的款式?；旌霞呻娐返墓に囉钟芯C合發(fā)展的趨勢(shì)，它沖破傳統(tǒng)的厚、薄膜工藝束縛，把厚膜、薄膜、半導(dǎo)體等工藝相結(jié)合，制成具有多項(xiàng)特殊功能的大規(guī)模、超大規(guī)

15、模集成電路。</p><p>　　自本世紀(jì)七十年代以來(lái)，薄膜技術(shù)與薄膜材料得到突飛猛進(jìn)的發(fā)展，無(wú)論在學(xué)術(shù)上還是在實(shí)際應(yīng)用中都取得了豐碩的成果，并已成為當(dāng)代真空科學(xué)與技術(shù)和材料科學(xué)中最活躍的研究領(lǐng)域，在高新技術(shù)產(chǎn)業(yè)中具有舉足輕重的作用。薄膜技術(shù)、薄膜材料、表面科學(xué)相結(jié)合推動(dòng)了薄膜產(chǎn)品全方位的開(kāi)發(fā)與應(yīng)用。特別是對(duì)數(shù)字混合集成電路的發(fā)展產(chǎn)生重大影響。</p><p>　　1 數(shù)字HIC的概述&l

16、t;/p><p>　　數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。半導(dǎo)體集成電路是將晶體管，二極管等等有源元件和電阻器，電容器等無(wú)源元件，按照一定的電路互聯(lián)，“集成”在一塊半導(dǎo)體單晶片上，從而完成特定的電路或者系統(tǒng)功能。數(shù)字混合集成電路是在同一個(gè)基片上用蒸發(fā)、濺射、電鍍等薄膜工藝制成無(wú)源網(wǎng)路,并組裝上分立的微型元件、器件,外加封裝而成的混合集成電路。所裝的分立微型元件、器件，可以是微

17、型元件、半導(dǎo)體芯片或單片集成電路。</p><p>　　1．1數(shù)字HIC 的分類</p><p>　　數(shù)字集成電路是將元器件和連線集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。根據(jù)數(shù)字集成電路中包含的門電路或元、器件數(shù)量，可將數(shù)字集成電路分為以下幾類；</p><p>　　(1) 小規(guī)模集成電路（Small Scale Integration，SSI）</

18、p><p>　　小規(guī)模集成電路通常指含邏輯門個(gè)數(shù)小于10 門(或含元件數(shù)小于100個(gè))的電路。</p><p>　　(2) 中規(guī)模集成電路（Medium Scale Integration，MSI）</p><p>　　中規(guī)模集成電路通常指含邏輯門數(shù)為10門～99門(或含元件數(shù)100個(gè)～999個(gè))的電路。</p><p>　　(3) 大規(guī)模集成電

19、路（Large Scale Integration，LSI）</p><p>　　大規(guī)模集成電路通常指含邏輯門數(shù)為100門～999門(或含元件數(shù)1000個(gè)～9999個(gè))的電路。</p><p>　　(4) 超大規(guī)模集成電路（Very Large Scale Integration，VLSI）</p><p>　　超大規(guī)模集成電路通常指含邏輯門數(shù)大于1000 門(或含

20、元件數(shù)大于10000個(gè))的電路。</p><p>　　1．2數(shù)字HIC 的特點(diǎn)</p><p>　　數(shù)字混合集成電路更是綜合了半導(dǎo)體集成電路與薄膜集成電路的共同優(yōu)點(diǎn)。既可用半導(dǎo)體IC或晶體管做有源器件，又可用膜工藝制作無(wú)源器件。電路集成度高，穩(wěn)定性好，可靠性好。但是所用工藝設(shè)備比較昂貴、生產(chǎn)成本較高。</p><p>　　1．3 薄膜電路與厚膜電路的區(qū)別</p

21、><p>　　薄膜電路與厚膜電路的區(qū)別主要有以下幾點(diǎn)：一、是膜厚的區(qū)別：薄膜的膜厚小于10μm，大多處于小于1μm，厚膜電路的膜厚一般大于10μm；二、是制造工藝的區(qū)別：薄膜電路采用的是真空蒸發(fā)、磁控濺射等工藝方法，厚膜電路一般采用絲網(wǎng)印刷工藝；三、與厚膜集成電路相比較，薄膜電路的特點(diǎn)是所制作的元件參數(shù)范圍寬、精度高、溫度頻率特性好，可以工作到毫米波段。并且集成度較高、尺寸較小。</p><p&g

22、t;　　1．4數(shù)字HIC在微電子技術(shù)中的地位</p><p>　　微電子技術(shù)是一門使電子元器件和電子系統(tǒng)微小型化的技術(shù)。具體說(shuō)，微電子技術(shù)，除了設(shè)計(jì)，制造微型電子組件，集成電路和功能器件等技術(shù)外 ，還包括集成電路和由集成電路構(gòu)成的微電子系統(tǒng)的應(yīng)用技術(shù)。集成電路則是微電子技術(shù)的一個(gè)重要方面，它將組成電路的有源和無(wú)源元器件及其互連線一起制作在半導(dǎo)體基片或絕緣基板上，直接構(gòu)成一個(gè)完整的具有一定功能的微型電路。按照制造工

23、藝不同，集成電路可分為半導(dǎo)體，薄膜，厚膜和混合集成電路。隨著電子產(chǎn)品向功能復(fù)雜化、體積小型化以及高性能高可靠性方面的發(fā)展,集成化和大規(guī)模集成化已成為迫切的要求和必然趨勢(shì)。在集成電路面臨這種應(yīng)用要求而迅速發(fā)展的過(guò)程中,數(shù)字集成電路又在數(shù)量、品種和進(jìn)展速度上比其它集成電路居領(lǐng)先地位。因此，數(shù)字集成電路已被廣泛地應(yīng)用于計(jì)算機(jī)、通訊、自動(dòng)控制、儀器儀表等的數(shù)字系統(tǒng)中。近幾十年，薄膜技術(shù)與薄膜材料科學(xué)突飛猛進(jìn)的發(fā)展對(duì)薄膜電子產(chǎn)品的巨大推動(dòng)作用，尤

24、其是數(shù)字混合集成電路具備了半導(dǎo)體集成電路與薄膜集成電路的共同有點(diǎn)，引起了廣大生產(chǎn)廠家的極大興趣和廣大用戶對(duì)這種電子產(chǎn)品的青睞。自然而然，在未來(lái)微電子技術(shù)的進(jìn)一步發(fā)展中，推動(dòng)數(shù)字混合集成電路的發(fā)展將成為必然趨勢(shì)。</p><p>　　2 HIC元、器件的平面圖形設(shè)計(jì)</p><p>　　在既定技術(shù)規(guī)范的前提下，將電路原理圖中的元、器件轉(zhuǎn)換成適合HIC工藝的平面圖形的過(guò)程稱為電路元、器件的平面

25、圖形設(shè)計(jì)。</p><p>　　2.1薄厚膜集成方式的選擇</p><p>　　HIC具有設(shè)計(jì)靈活性、元器件參數(shù)范圍廣、精度高、性能好等特點(diǎn)，對(duì)于線路較復(fù)雜，品種較繁多的模擬集成電路最為適合。其中，薄膜混合集成電路適用于要求低噪聲、高穩(wěn)定，高頻率的電路；厚膜混合集成技術(shù)適用于要求高電壓、大功率、低成本的電路。</p><p>　　2.2膜電阻器的平面圖形設(shè)計(jì)<

26、/p><p>　　2.2.1 膜電阻率和方阻</p><p>　　塊狀導(dǎo)體的電阻率只與物質(zhì)種類有關(guān)，與物體的形狀和大小無(wú)關(guān)。對(duì)于膜電阻材料來(lái)說(shuō)，由于膜厚度很小，厚度的精確測(cè)量有一定的難度，而且這時(shí)膜的電阻率已不再是一個(gè)常數(shù)。導(dǎo)體的電阻率與厚度有密切關(guān)系。膜電阻(Sheet Resistance)與電阻率之間的關(guān)系可表示為：</p><p><b>　　(2-1

27、)</b></p><p><b>　　式中表示膜的厚度。</b></p><p>　　對(duì)與一個(gè)寬度一致的均勻電阻膜，其電阻值：</p><p><b>　　(2-2)</b></p><p>　　式中L為膜的長(zhǎng)度，單位為cm;為膜的寬度,單位為cm；為與膜有關(guān)的性能常數(shù)，稱為膜所具有的

28、電阻值或叫做方阻，單位為Ω/□。</p><p>　　膜電阻的定義為：長(zhǎng)﹑寬相等的一塊正方形電阻膜，當(dāng)電流從一邊流向其對(duì)邊時(shí)電阻膜所具有的電阻值，又稱方阻，膜長(zhǎng)L與膜寬的比N叫做方數(shù)。</p><p>　　制作膜電阻器所選用的材料，應(yīng)該膜電阻高或溫度系數(shù)小。</p><p>　　2.2.2 電阻設(shè)計(jì)3種方法</p><p>　　分別是直線型電

29、阻、帽型電阻、彎曲型電阻</p><p>　　在設(shè)計(jì)膜式電阻圖形時(shí)，首先要根據(jù)可利用的基片面積和電阻器的功耗，粗略的計(jì)算電阻體的長(zhǎng)、寬比，在根據(jù)所要求的阻值，選擇適當(dāng)?shù)膱D形和材料。膜式電阻的阻值是由下式?jīng)Q定的。即：</p><p>　　式中N為方數(shù)，在實(shí)際設(shè)計(jì)中可根據(jù)方數(shù)選擇圖形。當(dāng)N≤5時(shí)，采用直線型；當(dāng)5﹤N≤10時(shí)利用帽型，當(dāng)N＞10時(shí)要用彎曲型。由于工藝，材料和小型化的限制，厚膜電

30、阻宜采用直線型、帽型；薄膜電阻多采用帽型和彎曲型。</p><p>　　1)直線形電阻的設(shè)計(jì)</p><p>　　直線形電阻是一種最簡(jiǎn)單的電阻圖形（如圖2-1）為了小型化，電阻器圖形占用的面積越小越好。然而，電阻器的長(zhǎng)度和寬度并不是可以任意確定的，這是因?yàn)樗麄儾粌H受到式2-2中所規(guī)定的長(zhǎng)寬比的制約，而且還受到電阻器的額定功率和工藝條件的限制。 </p><p

31、>　　電阻器的額定功率密度，簡(jiǎn)稱為功率密度，是一個(gè)根據(jù)特定種類電阻器的老化試驗(yàn)確定的典型數(shù)據(jù)，它表明電阻體的單位面積上能夠承受的功率，用表示。的值主要與電阻器的基片材料和電阻材料有關(guān)，在實(shí)際的設(shè)計(jì)中要通過(guò)實(shí)驗(yàn)確定出合理的數(shù)據(jù)。 根據(jù)電路功能指標(biāo)確定出電阻器的額定功率P以后，就可以求出電阻器的面積于是有： </p><p><b>　　(2-3)</b></p>&

32、lt;p>　　解由式(2-3)和式(2-2）組成的方程組，就可以得到滿足阻值和額定功率要求的直線形膜電阻器的寬度W和長(zhǎng)度：</p><p>　　； (2-4)</p><p>　　當(dāng)N＜1時(shí)，以上公式改為：</p><p>　　; (2-5)</p><p>　　當(dāng)由式(2

33、-4)和(2-5)求出電阻器的最小寬度和長(zhǎng)度，小于工藝條件說(shuō)容許的最小值時(shí)，應(yīng)以后者為準(zhǔn)。在基片面積容許的條件下，電阻器尺寸可做的略大些，因?yàn)榇蠖鄶?shù)電阻器的寬度與長(zhǎng)度比起來(lái)都較小，而寬度越小，工藝因素造成的寬度W的相對(duì)誤差就越大，因而對(duì)電阻器方數(shù)的影響也會(huì)越大，進(jìn)而對(duì)整個(gè)電阻器阻值誤差的影響也越顯著。</p><p>　　另外，電阻器的寬度W與實(shí)際膜的寬度是相等的，而長(zhǎng)度L卻有所不同，這是因?yàn)長(zhǎng)只是電阻器兩引端之

34、間的距離。為了使電阻膜能夠和引出端導(dǎo)體良好接觸，必須保證電阻膜的每個(gè)端頭和導(dǎo)體重疊一定長(zhǎng)度，一般為0.5毫米，因此電阻膜的實(shí)際長(zhǎng)度為()。在設(shè)計(jì)電阻膜圖形時(shí)一定要注意這一點(diǎn)。</p><p>　　(2)帽形電阻圖形的設(shè)計(jì)</p><p>　　帽形電阻由于圖形很像帽子而得名（如圖2-2），是膜電阻設(shè)計(jì)中最常用的電阻圖形。這種圖形的主要特點(diǎn)是在采用微調(diào)電阻值增加很多，同時(shí)又不增加占用的面積。&

35、lt;/p><p>　　帽形電阻主要是利用切去部分膜層以增加膜的長(zhǎng)度的方法來(lái)達(dá)到所要求的阻值（即標(biāo)稱阻值），所以一般設(shè)計(jì)時(shí)的阻值要小于規(guī)定的阻值（即小于70%左右）。我們用和分別表示設(shè)計(jì)阻值和標(biāo)稱阻值。則： </p><p>　　先用直線形電阻器的寬度公式來(lái)計(jì)算線寬，以代入（2-4）式得：</p><p>　　(2-6)

36、 電阻的長(zhǎng)度為： </p><p><b>　　(2-7)</b></p><p>　　如果計(jì)算所得的L≤5W即N≤5，則仍用直線圖形這是因?yàn)槊遍L(zhǎng)度必須為，為切割寬度，也就是說(shuō)要保證切割后余下部分的電阻寬度不小于設(shè)計(jì)的線寬W。如果L>5W或N>5,則可以設(shè)計(jì)為帽形，帽長(zhǎng)為：</p><p><b&g

37、t;　　(2-8)</b></p><p>　　最大限度微調(diào)的情況，帽形的電阻值可表示為：</p><p><b>　　(2-9)</b></p><p>　　從上式可見(jiàn)，只有時(shí)未知數(shù)，如果求出它的阻值則圖形的大小就確定了。那么如何確定呢？考慮未切割時(shí)帽形部分的阻值比設(shè)計(jì)值小，而在最大切割時(shí)阻值會(huì)大大增加，所以在計(jì)算時(shí)一般取標(biāo)稱阻值

38、1.5倍來(lái)求出，即：</p><p><b>　　利用上式和得到：</b></p><p><b>　　(2-10)</b></p><p>　　帽形電阻圖形是基本不損失面積而大大增加電阻方數(shù)最有效的途徑，而且便于調(diào)整阻值，所以在膜電路中被廣泛采用。</p><p>　　(3)彎曲形電阻圖形設(shè)計(jì)&l

39、t;/p><p>　　彎曲形電阻圖形在薄膜或厚膜電阻中都有使用，但主要用于薄膜電阻器中。為了或得高阻值電阻膜，除在材料方面進(jìn)行研究外，目前主要通過(guò)多個(gè)彎曲的方法來(lái)增加阻值。圖形中任何彎曲圖形拐彎處的有效方數(shù)都相應(yīng)地比直線部分的少，這是由于彎曲部分電流分布不均勻造成的，而且愈靠近拐角內(nèi)側(cè)其電流密度越大，也就越容易形成過(guò)熱點(diǎn)。因此，在考慮大功率的場(chǎng)合，往往用圓角來(lái)代替直角或用金屬薄膜將其短路。在實(shí)際應(yīng)用中，把拐彎處的方數(shù)

40、取0.5就可以滿足一定精度要求。彎曲圖形如圖(2-3)的有效方數(shù)可以近似表示為：</p><p>　　(2-11) </p><p>　　式中為圖形的長(zhǎng)度；為圖形的寬度；為線條寬度；為線條間距；為彎曲的次數(shù)；為每個(gè)彎曲中的方數(shù)。</p><p>　　在一般設(shè)計(jì)中，常取= 于是（2-11）式化簡(jiǎn)為：</p><p><b&g

41、t;　　(2-12)</b></p><p>　　式中為電阻圖形面積。這時(shí)的電阻值為： </p><p><b>　　(2-13)</b></p><p>　　由上式可見(jiàn)在給定圖形面積和方阻的條件下，如果盡可能的選擇小線寬和間距，彎曲電阻圖形可以獲得盡可能大的方數(shù)和阻值。但是在實(shí)際應(yīng)用中，線寬和線距還要視阻值、面積和功率密度

42、、工藝要求等具體情況來(lái)確定最小的線寬和線距。</p><p>　　2.3膜電容的平面圖形設(shè)計(jì)</p><p>　　2.3.1膜電容的主要特性參數(shù)</p><p><b>　　(1)電容的電容量</b></p><p>　　膜電容是一個(gè)典型的平行板電容器。在電容器的有效面積為s（cm2），電解質(zhì)的介電常數(shù)為ε,介質(zhì)層厚度為

43、d（cm）時(shí)，他的電容量c為：</p><p>　　C=ε· ·S/d (pF) (2-14)</p><p>　　式中 為真空介電常數(shù)， =0.0885pF/cm 。</p><p>　　據(jù)上式可見(jiàn)，從小型話考慮設(shè)計(jì)時(shí)總是希望選擇介電常數(shù)大的材料作為電介質(zhì)，并在耐壓許可的情況下盡可能的減小介質(zhì)的厚度。</p>

44、<p>　　(2)介質(zhì)厚度d和比容Cp</p><p>　　1)介質(zhì)厚度d d是膜式電容器設(shè)計(jì)中的關(guān)鍵參數(shù)，能否正確的選擇d直接影響到電容器的穩(wěn)定性，耐壓強(qiáng)度和可靠性。d的最小值為：</p><p><b>　　(cm)</b></p><p>　　式中：V—額定工作電壓，V；</p><p>　　E—介質(zhì)

45、的擊穿電場(chǎng)強(qiáng)度，V/cm；</p><p>　　k—安全系數(shù)，k=0.1～0.5 。</p><p><b>　　2)比容Cp</b></p><p>　　電極的單位有效面積所形成的電容量，表達(dá)式為：</p><p>　　Cp=C/s=0.0885 /d (pF/cm2) (2-15)</p>

46、<p>　　應(yīng)該指出的是，在工藝過(guò)程不完全相同的情況下，即使對(duì)一定的介質(zhì)材料來(lái)說(shuō)，確定的d值并不能獲得確定的Cp值。因此，只有在工藝條件恒定不變，介質(zhì)厚度確定后，比容才能隨之確定。</p><p><b>　　(3)貯能因數(shù)</b></p><p>　　貯能因數(shù)定義為額定工作電壓和比容的乘積：</p><p>　　V·C

47、p=0.08885k·ε·E (2-16)</p><p>　　通常電容量較大、額定電壓較高的膜式電容，要采用貯能因數(shù)大的材料制作。由于材料選擇和工藝因數(shù)的限制，目前的混合繼承電路中，薄膜電容能滿足中小電容的需要，厚膜電容只能滿足小電容的要求，其他則普遍采用外貼。</p><p>　　2.3.2膜電容的平面設(shè)計(jì)</p><p&g

48、t;　　與膜電阻相比，膜式電容的幾何圖形設(shè)計(jì)比較簡(jiǎn)單，它是將下電極、介質(zhì)、上電極依次制作在基片上。對(duì)于非陽(yáng)極氧化介質(zhì)膜，為了防止上、下電極間的短路并考慮到工藝上的誤差，介質(zhì)圖形面積必須大于電容器的有效面積，每邊留邊在0.2mm以上。電容器的電極圖形形狀是由電容器的精度、基片的整體布局、電極寄生電阻及制造工藝要求確定的。當(dāng)比容確定以后，電容器的電極有效面積可根據(jù)下是確定：</p><p>　　mm2

49、 （2-17）</p><p>　　電極的有效面積確定以后，就可以根據(jù)電路布局中電容器的位置，選擇合適的電極形狀[面積（）=長(zhǎng)（）×寬（）]。由于電容器容量和精度與電極有效面積的大小和精度是緊密相關(guān)的，所以在進(jìn)行平面圖形設(shè)計(jì)時(shí)，電極有效面積的對(duì)準(zhǔn)行性是至關(guān)重要的。</p><p><b>　?。╝）交叉電極圖形</b></

50、p><p>　　交叉電極圖形如圖2-4（a）、（b）所示，這種電極的設(shè)計(jì)、制造簡(jiǎn)單，只要上、下電極的寬度足夠精確，二者之間即使發(fā)生上下、左右移動(dòng)也不影響S的大小。當(dāng)兩電極偏離垂直相交位置而相對(duì)轉(zhuǎn)動(dòng)θ角時(shí)，如圖2-5所示，有效面積S的相對(duì)誤差為： </p><p><b>　　（2-18）</b></p

51、><p>　　例如兩電極相對(duì)移動(dòng)1°，即，才增加0.016%。這一誤差是可以忽略的。而在工藝上控制二者的轉(zhuǎn)動(dòng)不大于</p><p>　　1°也是容易達(dá)到的，因此，這種圖形可以獲得高精度的值，是普遍采用的圖形之一。它的缺點(diǎn)是總臺(tái)階尺寸較長(zhǎng)，串聯(lián)電阻較大。</p><p>　?。╞）最小電極電阻圖形</p><p>　　最小電阻圖

52、形如圖2-4（c），是將下電極兩側(cè)適當(dāng)擴(kuò)大，使下電極串聯(lián)電阻降為較小的數(shù)值。它在下電極材料電阻率較大的陽(yáng)極氧化膜電容器中較為多見(jiàn)。但是上、下電極的左右偏移會(huì)改變電極有效面積，因此，上、下電極的對(duì)準(zhǔn)精確度是十分重要的。 </p><p>　　為了說(shuō)明圖2-4（c）的特點(diǎn)，我們先回顧一下電容器的損耗。通常電容器的等效電路是電極電阻和引線與電容器串聯(lián)，其阻抗

53、為：</p><p><b>　?。?-19）</b></p><p>　　式中為等效串聯(lián)電容，為所有的等效串聯(lián)電阻，電容器的損耗因數(shù)為：</p><p><b>　?。?-20）</b></p><p><b>　　可將分成兩部分：</b></p><p&

54、gt;<b>　　（2-21）</b></p><p>　　式中為介質(zhì)損耗，為電極引線提供的總有效電阻?？梢钥闯?，在極高頻率下，項(xiàng)是損耗的主要來(lái)源。根據(jù)式（2-20）和（2-21），R是由兩部分組成，即：</p><p>　　Ω （2-22）</p><p>　　將式（2-22）代入（2-19）得：

55、</p><p><b>　?。?-23）</b></p><p>　　從式中可見(jiàn):當(dāng)頻率很低時(shí)，阻抗實(shí)部取決于，而高頻時(shí)則取決于。的大小是由電極材料的電阻率、電極的厚度和電容器的圖形所確定。</p><p>　?。╟）無(wú)極性電極圖形</p><p>　　無(wú)極性電極圖形如圖2-4（d）所示，適用于工作在大信號(hào)情況下的陽(yáng)極

56、氧化膜電容器。由于閥金屬氧化膜電容器具有單向?qū)щ娦?，屬于極性電容器，能夠經(jīng)受的反向電壓很小，在較大的交流圖 </p><p>　　信號(hào)或過(guò)大的反向偏壓下就會(huì)造成擊穿而短路。因此在這種情況下，最好設(shè)計(jì)成無(wú)極性電容器。 </p><p>　　由于兩個(gè)背靠背的極性電容器串聯(lián)在一起，是出于正偏壓的電

57、容器限制了反向偏壓電容器的漏電流，從而保護(hù)它免受電擊穿。顯然兩個(gè)相同大小的電容器串聯(lián)，使總電容量減小為一個(gè)電容器容量的一半，即同樣容量的電容器確需要四倍于單個(gè)電容器的面積。</p><p>　?。╠）考慮到電極微調(diào)的圖形</p><p>　　電容器的容量精度，除了受到電容器的有效面積精度的影響外，還隨著介質(zhì)層厚度d和介電常數(shù)的變化而變化。而在實(shí)際工藝中，厚度和介電常數(shù)是不容易直接進(jìn)行測(cè)量和

58、監(jiān)控的，所以要考慮到電容的微調(diào)。 </p><p>　　膜電容器的微調(diào)是通過(guò)減小電容器電極的有效面積，即一般減小上電極的面積來(lái)實(shí)現(xiàn)，所以要求電容器的容量要比標(biāo)稱值大。 </p><p>　　圖2-7是一個(gè)容量微調(diào)設(shè)計(jì)。它是由一個(gè)主電容器和五個(gè)小的指形電容器組成。主電容器的容量應(yīng)為標(biāo)稱值的95%，五個(gè)

59、小指形電容的容量為總標(biāo)稱值的10%。利用切斷個(gè)別指形上電極的方法可以把容量調(diào)整到0.2%。</p><p>　　高頻電路或者要求上升時(shí)間極短的脈沖電路中，需要小容量高精度的電容器時(shí)，可以采用叉指形結(jié)構(gòu)的圖形，如圖2-7</p><p>　　2.4導(dǎo)電帶、焊接區(qū)和交叉區(qū)的設(shè)計(jì)</p><p>　　在混合集成電路中，膜元件之間是由導(dǎo)電帶連接；外貼元件和外引線則必須通過(guò)焊

60、區(qū)與膜元件實(shí)現(xiàn)連接；而在導(dǎo)電帶不得不交叉時(shí)，相互之間應(yīng)以介質(zhì)材料絕緣，這就是導(dǎo)電帶、焊區(qū)交叉區(qū)的設(shè)計(jì)。在這些設(shè)計(jì)中，除了考慮到工藝、材料、圖形的選擇以外，還與整個(gè)電路的布局設(shè)計(jì)密切相關(guān)。</p><p>　　2.4.1導(dǎo)電帶設(shè)計(jì)</p><p>　　(a)盡可能減少導(dǎo)電帶的電阻，為此導(dǎo)電帶要設(shè)計(jì)成寬而短的形狀，一般寬度大于0.5毫米</p><p>　　(b)導(dǎo)電帶

61、之間及導(dǎo)電帶與其它元件之間要保持一定間距，這是因?yàn)榭紤]到掩膜的偏移等工藝誤差及減少分布電容，一般要求間距在0.3—0.5mm，若采用直接光刻技術(shù)，最小間距可以是0.15mm。</p><p>　　(c)導(dǎo)電帶與其它的元件的邊緣重部分一般大于0.15mm。</p><p>　　2.4.2焊區(qū)的設(shè)計(jì)</p><p>　　焊區(qū)的幾何形狀和大小是由焊接工藝和引線決定的，如烙

62、鐵焊，焊區(qū)就應(yīng)大，至少為1mm×1mm。焊接區(qū)面積大，其焊接強(qiáng)度自然也大。外貼元器件用再流焊時(shí)，焊區(qū)寬度與元器件寬度相一致。若用微焊接技術(shù)，如超聲波焊，焊區(qū)邊長(zhǎng)可減小至0.5mm</p><p>　　2.4.3交叉區(qū)的設(shè)計(jì)</p><p>　　設(shè)計(jì)導(dǎo)電帶時(shí)盡量避免交叉，在無(wú)法避免時(shí)，可在交叉處淀積一層絕緣層把它們彼此隔開(kāi)，但這會(huì)產(chǎn)生附加的寄生電容和交叉處的“臺(tái)階”效應(yīng)（容易使導(dǎo)電

63、帶失效）等問(wèn)題。對(duì)交叉區(qū)的要求是：</p><p>　　(a)電容量盡量小，要在0.5Pf-5pF以下。</p><p>　　(b)絕緣層電阻盡量大，要大于Ω，耐壓大于。</p><p>　　(c)絕緣層和基片、導(dǎo)電帶要相容，彼此之間附著力要求在7*105PA以上。</p><p>　　為了減少交叉區(qū)的附加電容，介質(zhì)膜應(yīng)適當(dāng)厚一些，并選用ξ小

64、的材料，用較窄的導(dǎo)電帶交叉以減小容量，但太窄又會(huì)使導(dǎo)電帶的電阻增加。一般要求一個(gè)交叉區(qū)容量應(yīng)小于2PF。在布線復(fù)雜時(shí)，避免交叉的有效辦法是多層布線技術(shù)。</p><p>　　3、HIC平面設(shè)計(jì)基礎(chǔ)</p><p><b>　　3.1基片材料</b></p><p>　　在厚薄膜混合集成電路中，承載膜式元件及其互連線，支持各種外貼元器件并起包裝作

65、用的絕緣體叫基片。</p><p>　　3.1.1基片材料概述</p><p>　　按材料的晶體狀態(tài)可將基片分為四種類型：?jiǎn)尉Щ?、多晶基片、無(wú)定形玻璃基片和介于晶體與無(wú)定形二者之間的玻璃陶瓷基片。常見(jiàn)的單晶基片有α-Al2O3、MgO、SiO2等，由于它們的制造成本很高，只有在特殊情況下才少量使用。其次是多晶Al2O3、BeO陶瓷基片，其中上釉的Al2O3是薄膜電路廣泛應(yīng)用的材料之一。無(wú)

66、定形玻璃基片主要是無(wú)堿玻璃和堿土玻璃?？傂阅芙橛诓ＡШ吞沾芍g的一種基片叫做玻璃陶瓷又叫微晶玻璃 。</p><p>　　各類型基片都有他們的優(yōu)點(diǎn)和缺點(diǎn)：玻璃成本低、表面光潔度好淡導(dǎo)熱性機(jī)械性強(qiáng)度差；微晶玻璃表面光潔度，機(jī)械強(qiáng)度較好，但導(dǎo)熱較差，；陶瓷的導(dǎo)熱、機(jī)械性能均好，但表面光潔度差；被釉的陶瓷雖然改善了光潔度，但導(dǎo)熱率下降、高頻性能及附著力等變差。</p><p>　　在混合集成電路

67、中，薄厚膜元件都是直接制作在基片上，這樣，基片本身的性質(zhì)對(duì)混合集成電路的性能，特別是可靠性和生產(chǎn)中的可重復(fù)性關(guān)系非常密切。因此對(duì)于混合集成電路的設(shè)計(jì)和制造者來(lái)說(shuō)，關(guān)鍵在于怎樣選擇和正確應(yīng)用基片，以使得制造出的電路既穩(wěn)定可靠，又成本低廉。隨著微電子技術(shù)的發(fā)展，基片的材料也越來(lái)越廣泛，除了玻璃、陶瓷、半導(dǎo)體之外，還有復(fù)合基片、有機(jī)材料基片、多層基片及各種印刷版基片。為了適應(yīng)各方面的需要，基片還分成剛性、半剛性、彈性和可繞性基片。</p

68、><p>　　3.1.2基片的要求 </p><p>　　一般來(lái)說(shuō)，混合集成電路使用的基片要求具備如下的性能：</p><p>　　(a)良好的表面光潔度。薄膜電路的基片所使用的微晶玻璃基片和無(wú)堿玻璃基片的表面粗糙度在Ra0.01以上。厚膜基片對(duì)光潔度也有一定的要求，因?yàn)檫^(guò)于光潔的基片會(huì)使厚膜元件對(duì)基片的附著力降低，而過(guò)于粗糙又要增加電阻噪聲</p>&l

69、t;p>　　(b)化學(xué)穩(wěn)定性好。要求基片在制造電路的工藝過(guò)程不受到或盡可能少受到腐蝕損壞?；旧淼幕瘜W(xué)組份要有長(zhǎng)期穩(wěn)定性。</p><p>　　表面電阻和體積電阻高，以保證基片上膜式元件之間的絕緣。</p><p>　　(c)機(jī)械強(qiáng)度高，以保證基片在復(fù)雜的制造過(guò)程中和在惡劣的機(jī)械振動(dòng)環(huán)境中不致?lián)p壞。</p><p>　　(d)熱膨脹系數(shù)盡可能接近膜層的熱膨脹

70、系數(shù)。若相差過(guò)大，將使基片與膜層之間產(chǎn)生應(yīng)力，對(duì)膜層產(chǎn)生破壞作用。</p><p>　　(e)導(dǎo)熱性好，以提高混合集成電路的集成度和使用功率。</p><p>　　(f)成本低。至少要達(dá)到在大批量生產(chǎn)時(shí)能夠有較低的價(jià)格。除此以外，還有無(wú)氣孔、無(wú)吸水性、劃片分隔性能好、外框尺寸公差小等要求。同時(shí)滿足上述要求的理想基片是幾乎沒(méi)有的，在實(shí)際應(yīng)用過(guò)程中，必須充分考慮電路對(duì)基片要求，進(jìn)行合理的選取。

71、</p><p><b>　　3.2薄膜材料</b></p><p>　　在薄膜電路中主要有四種薄膜：導(dǎo)體、電阻、介質(zhì)和絕緣薄膜。導(dǎo)電薄膜用作互連線、焊接區(qū)和電容器極板。電阻薄膜形成各種微型電阻。介質(zhì)薄膜是各種微型電容器的介質(zhì)層。絕緣薄膜用作交叉導(dǎo)體的絕緣和薄膜電路的保護(hù)層。各種薄膜的作用不同，所以對(duì)它們的要求和使用的材料也不相同。</p><p&

72、gt;　　3.2.1薄膜導(dǎo)體材料</p><p>　　1、薄膜導(dǎo)體的作用：</p><p>　　連接電阻器端頭；薄膜電容器的上、下電極；膜式元件之間的互連和外帖元器件的連接；制作高頻電感器、微帶線和制作接地線。</p><p>　　2、薄膜導(dǎo)體的主要要求：</p><p>　　（1）有良好的導(dǎo)電性方電阻不大于0.04 KΩ/□，金屬的電阻率應(yīng)

73、小于4Ω·cm。</p><p>　?。?）與基片、介質(zhì)材料、電阻材料的粘附性好。</p><p>　?。?）能承受較大電流密度，而不出現(xiàn)明顯的點(diǎn)遷移。</p><p>　?。?）與N型和P型硅材料以及薄膜電阻的端頭能形成良好的端頭接觸。</p><p>　?。?）可以電鍍加厚，能經(jīng)受高溫處理。</p><p&g

74、t;　?。?）原料成本低廉，淀積和制造工藝簡(jiǎn)單、經(jīng)濟(jì)。</p><p>　　薄膜導(dǎo)體材料除了經(jīng)濟(jì)性能外，主要是導(dǎo)電率大，附著牢靠，可焊性好和穩(wěn)定性高。因尚無(wú)一種材料能完全滿足這些要求，所以必須采用多層結(jié)構(gòu)。常用的是二至四層結(jié)構(gòu),如鉻-金(Cr-Au)、鎳鉻-金(Ni Cr-Au)、鈦-鉑-金(Ti-Pt-Au)、鈦-鈀-金(Ti-Pd-Au)、鈦-銅-金(Ti-Cu-Au)、鉻-銅-鉻-金(Cr-Cu-Cr-Au

75、)等。</p><p>　　3.2.2薄膜電阻材料</p><p>　　根據(jù)薄膜電阻材料的組分，可將薄膜材料分為以下幾類：</p><p><b>　　單組分金屬材料</b></p><p>　　一般單組分金屬的電阻率很低，不適宜做電阻材料。但對(duì)于一些難熔金屬，塊電阻率較高，可達(dá)10μΩ·cm以上，當(dāng)他們處在薄

76、膜狀態(tài)時(shí)，電阻率還會(huì)增加幾，甚至幾十倍，溫度系數(shù)也會(huì)相應(yīng)的改善。鉭膜是目前混合電路中應(yīng)用最為廣泛的材料。</p><p><b>　　合金材料</b></p><p>　　單元素金屬的電阻率一般都比較小，人們?yōu)榱颂岣唠娮璨牧系碾娮杪?，降低溫度系?shù)，一般都采用合金：對(duì)薄膜電阻材料的主要要求是膜電阻范圍寬、溫度系數(shù)小和穩(wěn)定性能好。最常用的是鉻硅系和鉭基系。在鉻硅系中有鎳-

77、鉻(Ni-Cr)、鉻-鈷(Cr-Co)、鎳-鉻-硅(Ni-Cr-Si)、鉻-硅(Cr-Si)、鉻-氧化硅(Cr-SiO)、鎳鉻-二氧化硅（NiCr－SiO2）。屬于鉭基系的有鉭(Ta)、氮化鉭(Ta2N)、鉭-鋁-氮(Ta－Al－N)、 鉭-硅(Ta-Si)、鉭-氧-氮(Ta-O-N)、鉭-硅-氧(Ta-Si-O)等。目前，在混合集成電路大多采用含有百分之八十的鎳和百分之二十鉻的鎳鉻膜。</p><p><

78、b>　　金屬-陶瓷材料</b></p><p>　　所謂金屬陶瓷材料是一種由金屬和氧化物兩種成分組成的一種電阻膜，目前最常用的是鉻-一氧化硅。</p><p>　　3.2.3薄膜介質(zhì)材料</p><p>　　用于混合集成電路中薄膜電容器介質(zhì)膜一般要求介電常數(shù)大、介電強(qiáng)度高、損耗角正切值小,用得最多的仍是硅系和鉭系。即氧化硅(SiO)、二氧化硅(Si

79、O2)、氧化鉭(Ta2O5)和它們的雙層復(fù)合結(jié)構(gòu)：Ta2O5-SiO和Ta2O5-SiO2。有時(shí)還用氧化釔(Y2O3)，氧化鉿(HfO2)和鈦酸鋇(BaTiO3)等。用一氧化硅做介質(zhì)的電容器，由于制作工藝簡(jiǎn)單，其性能基本能滿足一般場(chǎng)合的需要，所以成為國(guó)內(nèi)外制作電容器的首選材料。</p><p>　　3.2.4薄膜絕緣體材料</p><p>　　為了減小薄膜網(wǎng)路中的寄生效應(yīng)，絕緣薄膜的介電常

80、數(shù)應(yīng)該很小,因而采用氧化硅(SiO)、二氧化硅(SiO2)、氮化硼(BN)、氮化鋁(AlN)、氮化硅(Si3N4)等。</p><p><b>　　3．3薄膜工藝</b></p><p>　　薄膜則是利用半導(dǎo)體采用已久的物理氣相沉積技 術(shù)(PVD)，包括濺鍍(Sputter Deposition)、蒸鍍 (Evaporation)等制程和化學(xué)氣相沉積技術(shù)(CVD) 來(lái)

81、生成薄膜。相較于需要高溫?zé)Y(jié)的厚膜制程，薄膜制程多可控 制于400℃的制程溫度以下，而且可視所采用的基板特性來(lái)調(diào)整制程，使得薄膜被動(dòng)集成組件可因應(yīng)不同的產(chǎn)品應(yīng)用，制作在不同的基板上。可選用的基板可涵蓋硅芯片、氧化鋁陶瓷基板、玻璃基板， 甚至CB等基板上，都可制作薄膜被動(dòng)組件，這種特性也使得薄膜型的集成被動(dòng)組件可應(yīng)用的范圍相當(dāng)廣泛。</p><p>　　4、數(shù)字HIC的平面化布局設(shè)計(jì)</p><

82、p>　　平面化布局是把給定的電路原理圖繪制成一塊或幾塊平面化圖形的過(guò)程。要綜合各種因數(shù)加以權(quán)衡，需要反復(fù)修改和比較，才能最后確定一種比較合理的平面圖和具體的細(xì)節(jié)尺寸。</p><p><b>　　4.1設(shè)計(jì)指導(dǎo)原則</b></p><p>　　薄膜混合集成電路平面布局設(shè)計(jì)的一般原則包括：同一電路中各膜式元件，互連導(dǎo)體，焊接區(qū)的形狀，取向和它們的推薦尺寸，最小細(xì)節(jié)

83、尺寸，以及電路圖形的布局。推薦尺寸代表目前大量生產(chǎn)中的工藝水平，這樣的尺寸可以保證產(chǎn)品能夠進(jìn)行高成平率的生產(chǎn)。最小尺寸是目前可能達(dá)到，但尚不能保證高成品率生產(chǎn)的尺寸。薄膜混合集成電路（雙穩(wěn)態(tài)觸發(fā)器）的尺寸限制如表（4-1）：</p><p>　　表(4-1)：薄膜工藝尺寸限制及受制因素 單位：mm</p><p>　　4.2電路平面圖的

84、粗略布局</p><p>　　電路平面圖形粗略布局的目的，是為了給電路的最差條件分析﹑安裝和評(píng)價(jià)電路模擬實(shí)驗(yàn)板和電路設(shè)計(jì)定型提供結(jié)構(gòu)依據(jù)。其具體做法是：重新畫(huà)出電路原理圖，盡量減少連接線的數(shù)量﹑長(zhǎng)度﹑彎曲和交叉。先將輸入﹑輸出及其它各種外引出線表清楚，再將模式元件及互連導(dǎo)體﹑外貼元件和絲狀連線用不同的顏色筆畫(huà)出。</p><p>　　估計(jì)膜式元件﹑膜導(dǎo)體和焊接區(qū)可能占用的面積，在相當(dāng)于基片

85、的圖紙平面上，重新繪制出元件分布圖。大面積元件應(yīng)分布得較為松散，小面積的較密集，它們各自占據(jù)與其平面圖形相對(duì)應(yīng)的位置。各外引出線的焊接區(qū)務(wù)必布置在基片的適當(dāng)?shù)倪吘壣?。最后，?yàn)證所取的方案能否滿足電路功能﹑尺寸﹑體積和重量方面的要求。</p><p>　　其粗略布局圖的基本做法：</p><p>　　(a)焊接區(qū)編號(hào)。為了區(qū)別，外引出線的焊區(qū)用數(shù)字表示，內(nèi)部外貼元件器件的絲狀焊區(qū)用字母表示。

86、</p><p>　　(b)重畫(huà)電路圖，略去外貼件，縮短膜互連導(dǎo)體的長(zhǎng)度。</p><p>　　(c)初步安排膜式元件和焊接區(qū)的平面布局，應(yīng)該盡量避免膜導(dǎo)體的交叉，在交叉不能避免時(shí)，可設(shè)計(jì)膜交叉區(qū)或絲狀連接。</p><p>　　下面是雙穩(wěn)態(tài)觸發(fā)器的原理圖(4-1)和可實(shí)現(xiàn)薄膜化的電路(4-2)：</p><p>　　4.3膜電阻的寄生效應(yīng)&

87、lt;/p><p>　　在對(duì)電阻器進(jìn)行幾何尺寸的設(shè)計(jì)和計(jì)算時(shí)，是把電阻器作為純電阻元件來(lái)考慮的。實(shí)際上，不能簡(jiǎn)單地認(rèn)為膜式電阻器是純電阻元件。因?yàn)樵谀承顟B(tài)下，電阻器本身還存在著不少寄生效應(yīng)，如：串聯(lián)電感，串聯(lián)電阻，分布電容，分流電阻等，它們的大小與膜式元件的形狀，平面化布局和使用的材料特性等多方面因素有關(guān)，很難加以定量的計(jì)算。在這里，我們只作定性的介紹，以便在實(shí)際設(shè)計(jì)時(shí)注意到它們的影響，并使寄生效應(yīng)降低到最小。&l

88、t;/p><p>　　(1)串聯(lián)電感：膜式導(dǎo)體或膜式電阻帶本身就存在著自感，帶與帶之間又存在著互感。膜電阻的串聯(lián)電感通?？梢赃@樣考慮：</p><p>　　(a)彎曲形電阻器比直線形串聯(lián)電感??；</p><p>　　(b)減少電阻膜的長(zhǎng)度可以減少串聯(lián)電感；</p><p>　　(c)增加間隙和線寬比，同時(shí)保持長(zhǎng)度不變，則串聯(lián)電感增加；</p

89、><p>　　(d)縮小電阻圖形，可減小串聯(lián)電感。</p><p>　　(2)串聯(lián)電阻：在設(shè)計(jì)低阻值的膜式電阻時(shí)，串聯(lián)電阻是必須考慮的因素。串聯(lián)電阻主要是導(dǎo)電帶的電阻和導(dǎo)電帶與電阻膜層之間的接觸電阻。</p><p>　　在正常的工藝條件下，導(dǎo)電帶的電阻很小，薄膜導(dǎo)體通常在0.05-0.01，厚膜導(dǎo)體在0.002-0.1之間。接觸電阻是由于電阻膜層和導(dǎo)體膜層之間的氧化，

90、污染或引入雜質(zhì)等所引起的，在嚴(yán)格工藝條件下，接觸電阻可控制在毫歐姆級(jí)范圍內(nèi)。</p><p>　　對(duì)于高阻值電阻器，串聯(lián)電阻還會(huì)產(chǎn)生嚴(yán)重的影響。但是，對(duì)于10Ω以下精密電阻，串聯(lián)電阻就比較明顯地影響電阻體的特性，因?yàn)樗伎傠娮璧南喈?dāng)大的一部分，而且對(duì)電阻溫度系數(shù)，電壓系數(shù)，噪聲和穩(wěn)定性都有較大的影響。因此在設(shè)計(jì)阻值電阻器時(shí)應(yīng)特別減小串聯(lián)電阻。</p><p>　　(3)分布電容：薄膜電阻的

91、分布電容與電阻的幾何圖形和基片材料有關(guān)。彎曲形電阻器的分布電容主要來(lái)自兩電阻帶之間，它是由以空氣為介質(zhì)的和以基片為介質(zhì)的兩并聯(lián)電容組成。由于基片的介電常數(shù)遠(yuǎn)大于空氣，所以分布電容主要來(lái)自基片。分布電容大，則高頻性能差，所以要盡可能的減小它。在設(shè)計(jì)中，可以從以下幾點(diǎn)考慮減?。?lt;/p><p>　　(a)基片的介電系數(shù)??；</p><p>　　(b)加大電阻帶之間的間距，減小電阻帶的寬度。&l

92、t;/p><p>　　(c)盡量采用直線形電阻圖形法</p><p>　　(d)對(duì)于電阻帶長(zhǎng)度相同的彎曲形電阻，盡量采用彎曲多而短的形狀。</p><p>　　(4)分流電阻：分流電阻包括流經(jīng)基片表面和內(nèi)部的兩部分電流所對(duì)應(yīng)的電阻。它們分別成為表面電阻和體積電阻，顯然兩者是并聯(lián)的。分流電阻對(duì)高祖特別是108Ω以上的高阻電阻器影響是十分嚴(yán)重的，因此，在設(shè)計(jì)時(shí)要注意以下幾點(diǎn)

93、：</p><p>　　(a)努力提高基片的清潔狀態(tài)以增大表面電阻率</p><p>　　(b)采取適當(dāng)?shù)拇胧┫虮M可能的減小環(huán)境濕度的影響。</p><p>　　(c)選擇體積電阻率高的材料作電阻基片；</p><p>　　(d)對(duì)于高阻電阻器，要適當(dāng)?shù)脑黾与娮鑾еg的距離。</p><p>　　4.4 HIC的

94、熱設(shè)計(jì)</p><p>　　隨著混合集成電路集成度的提高和體積的日益減小，混合集成電路實(shí)現(xiàn)了基板布線的細(xì)化，多層化，組裝高密度化及封裝的薄型化，這樣，電路內(nèi)部演期間占有的空間越來(lái)越小，發(fā)熱程度日益增加。面對(duì)過(guò)熱的溫度，即使是經(jīng)過(guò)高可靠設(shè)計(jì)的電子元器件也可能會(huì)粗線誤操作和失效。</p><p>　　混合集成電路熱設(shè)計(jì)包括兩方面的內(nèi)容：首先通過(guò)元器件自身結(jié)構(gòu)設(shè)計(jì)及散熱器的合理配置，在熱源與環(huán)境

95、之間提供散熱同通路，將電路內(nèi)部產(chǎn)生的熱量有效地散發(fā)到外部空間中去；其次，通過(guò)合理的布局元件避免大功率元件的過(guò)分集中，消除或消弱電路在基板上的過(guò)熱點(diǎn)，使集成電路內(nèi)部所有電子元器件的溫度，在所處的工作環(huán)境下，不超過(guò)所允許的最高溫度。</p><p>　　4.4.1混合集成電路熱設(shè)計(jì)的基本原則</p><p>　?。?）基片 ：要求盡可能導(dǎo)熱率大，厚度盡量小。在基片上配置的元器件要考慮到溫度分布

96、均勻，發(fā)熱源（電阻、晶體管或半導(dǎo)體集成電路芯片）盡可能靠近引出線或散熱片。</p><p>　?。?）引線 : 要求導(dǎo)熱率高,盡可能短而粗，與基片的結(jié)合處有盡可能大的接觸面積，以降低連線處的熱阻。</p><p>　?。?）裝配與封裝 ：要求集成電路垂直放置或發(fā)熱面向上。如果集成電路是多片迭層，應(yīng)將含大功率元器件的層置于最上面。封裝外殼應(yīng)盡量涂黑。外部?jī)?nèi)殼如需要填料時(shí)，應(yīng)選用導(dǎo)熱率大的材料

97、。</p><p>　　（4）散熱器 ：對(duì)于大功率或比功率400nW/cm2 以上的集成電路，要安裝散熱器。散熱器要選用導(dǎo)熱率而重量輕的材料，如鋁。散熱器的表面積盡量大。</p><p>　　4.4.2混合集成電路的散熱方式</p><p>　　集成電路內(nèi)部熱源所產(chǎn)生的熱量是通過(guò)傳導(dǎo)，對(duì)流和輻射三種形式同時(shí)向周圍環(huán)境散發(fā)。在通常情況下熱傳導(dǎo)約占60％，熱對(duì)流約占30

98、％，熱輻射約占10％，可見(jiàn)，傳導(dǎo)散熱是最有效的。因此，在實(shí)際設(shè)計(jì)中，特別是大功率電路中，硬挨首先使熱傳導(dǎo)有效的進(jìn)行。</p><p>　　4.5電路平面化布局的設(shè)計(jì)和計(jì)算</p><p>　　為制作雙穩(wěn)態(tài)觸發(fā)器集成電路，所選用的主要材料有：</p><p>　?。?）基片材料：微晶玻璃基片，尺寸為：17mm×13.5mm×0.5mm；選擇微晶玻璃

99、做基片材料的原因是：微晶玻璃總性能介于玻璃和陶瓷之間，表面光潔度和機(jī)械強(qiáng)度較好，化學(xué)穩(wěn)定性好，有利于確保薄膜混合集成電路的可靠性。</p><p>　　（2）電阻器材料：Cr-SiO， =1 KΩ/□,比功率=15W/ mm2</p><p>　　電阻： = =4.7 KΩ = =1.5 KΩ = =24 KΩ = =6.8 KΩ</p><p&g

100、t;　　選擇鉻-一氧化硅做電阻器材料的原因是：鉻-一氧化硅是由金屬和氧化物兩種成分組成的一種電阻膜，是目前最常用的是薄膜電阻材料。</p><p>　?。?）電容器材料：Al/SiO/Al，Cp=40pF/mm2；</p><p>　　電容： = =16pF = =50pF 選擇一氧化硅做介質(zhì)材料的原因：用一氧化硅做介質(zhì)的電容器，制作工藝簡(jiǎn)單，其性能基本能滿足一般場(chǎng)合

101、的需要。而且，它已成為國(guó)內(nèi)外制作電容器的首選材料。</p><p>　　其他器件均用外貼形式。</p><p>　　為了計(jì)算膜電阻和膜電容器的幾何尺寸，需要對(duì)電路進(jìn)行具體分析。利用計(jì)算公式得出電阻的尺寸大小。</p><p>　　下面計(jì)算R4的寬度和長(zhǎng)度：首先分析電路，當(dāng)BG2導(dǎo)通時(shí)就可以近似認(rèn)為它的集電極和發(fā)射機(jī)完全短路，即Vc2=0, R4此時(shí)的功耗為最大：&l

102、t;/p><p>　　P4=V2/ R4=96(mW)</p><p>　　當(dāng)BG2截止時(shí)，由于箝位電壓Vc2=6V，R4的功耗為最小，雖然雙穩(wěn)態(tài)電路的連續(xù)反轉(zhuǎn)有可能使導(dǎo)通和截止的時(shí)間相等，但也不能將R4的功耗取為平均值。為防止BG2長(zhǎng)時(shí)間導(dǎo)通，使R4過(guò)熱，故P4應(yīng)取為最大值。由此計(jì)算R4的長(zhǎng)、寬：</p><p><b>　　==2.1 mm</b&g

103、t;</p><p>　　= / =2.1 1.5/1=3.15 mm</p><p>　　用同樣的計(jì)算方法可得出圖中所有電阻的長(zhǎng)度和寬度。見(jiàn)表（4-2） </p><p>　　表（4-2）各電阻的長(zhǎng)寬列表 單位：mm</p><p>　　計(jì)算電容 的有效面積：</p>

104、;<p>　　= / =16/40=0.4 mm2</p><p>　　同理得， 的有效面積：</p><p>　　= / =50/40=1.25 mm2</p><p>　　整理得電路中各電容的有效面積如表（4-3）：</p><p>　　表（4-3）各電容有效面積列表</p><p>　　根據(jù)以上數(shù)據(jù)

105、放大10倍后畫(huà)出雙穩(wěn)態(tài)觸發(fā)器的平面設(shè)計(jì)圖。平面設(shè)計(jì)總圖及分圖（導(dǎo)體膜層、電阻膜層、電容器下電極層膜、介質(zhì)膜層、上電極膜層、保護(hù)層），依次如下：</p><p><b>　　5 總 結(jié)</b></p><p>　　在論文設(shè)計(jì)中，根據(jù)薄膜平面化布局設(shè)計(jì)規(guī)范，對(duì)雙穩(wěn)態(tài)觸發(fā)器集成電路進(jìn)行了平面化設(shè)計(jì)，通過(guò)設(shè)計(jì)使我對(duì)HIC技術(shù)有了更進(jìn)一步的了解。</p><

106、p>　　在設(shè)計(jì)過(guò)程中，要確定各個(gè)元件的材料、尺寸和形狀。電阻器材料根據(jù)對(duì)電阻器性能的要求、工藝條件和成本來(lái)選擇；而電阻器的尺寸和形狀主要由阻值和工藝因素決定。</p><p>　　在具體布圖中，要考慮整體體積和裝配形式的要求。在高頻電路中主要矛盾是寄生效應(yīng)問(wèn)題；大功率電路中，主要矛盾是功率的保證和散熱問(wèn)題等。按薄膜電路設(shè)計(jì)規(guī)范，對(duì)電路圖形進(jìn)行粗略布圖，要保證完成電路要求的各項(xiàng)功能及電路的各項(xiàng)參數(shù)。在滿足要求

107、的條件下，盡量使導(dǎo)電帶不交叉，在導(dǎo)電帶、電阻布圖時(shí)要滿足最小工藝設(shè)計(jì)要求。最后根據(jù)元件平面化設(shè)計(jì)數(shù)據(jù)，按各項(xiàng)要求利用Auto-CAD畫(huà)出薄膜平面化總體布局圖。并根據(jù)總圖分別畫(huà)出導(dǎo)體膜層、電阻膜層、介質(zhì)膜層、保護(hù)膜層等各分圖層圖形。</p><p>　　最終得出電路的薄膜工藝平面設(shè)計(jì)總圖。但由于實(shí)驗(yàn)條件所限，沒(méi)有進(jìn)行進(jìn)一步的工藝制作。</p><p>　　在設(shè)計(jì)過(guò)程中，我溫習(xí)了很多已學(xué)的知識(shí)

108、，收集了很多相關(guān)的資料，學(xué)習(xí)到了新知識(shí)。在該設(shè)計(jì)中未免有不足之處，還需進(jìn)一步完善。</p><p><b>　　致 謝</b></p><p>　　歲月的秋風(fēng)掠過(guò)，留下碩果滿枝頭。論文終稿之時(shí)，本科階段的學(xué)習(xí)生活也接近尾聲，憶起過(guò)去的四年時(shí)間，心中不禁感慨萬(wàn)千。在此，要對(duì)所有曾經(jīng)關(guān)心過(guò)、幫助過(guò)我的人致以誠(chéng)摯的謝意。</p><p>　　首先我要

109、感謝我的導(dǎo)師靳寶安老師，他給了我很大的幫助。在論文設(shè)計(jì)過(guò)程給我了很多具有指導(dǎo)性意義的意見(jiàn)；在電路設(shè)計(jì)過(guò)程中給了我很多布圖的建議，并多次幫我修改。感謝學(xué)校給我們提供了良好的學(xué)習(xí)環(huán)境；感謝熱情的同學(xué)和舍友們對(duì)我的幫助，感謝我的舍友對(duì)我的支持和理解；特別要感謝電子教研室的老師們，給我們提供技術(shù)幫助，謝謝老師對(duì)我的幫助。</p><p>　　再次，向所有幫助過(guò)我的人致以謝意。</p><p>&l

110、t;b>　　參考文獻(xiàn)</b></p><p>　　[1] 包興，胡明主編.電子器件導(dǎo)論［M］．北京：北京理工大學(xué)出版社,2001.P135~P365 </p><p>　　[2] 王傳聲, 張如明. 技術(shù)頂天 市場(chǎng)立地——中國(guó)混合集成電路的現(xiàn)狀與發(fā)展[J]. 世界產(chǎn)品與技術(shù) , 2002,(01) [3] 劉紅斌. 混合集成電路推廣應(yīng)用的探討[J]. 電子元件與材料 ,

111、 1987, (02) [4] 袁代澤. 國(guó)內(nèi)外混合集成電路的發(fā)展[J]. 電子元件與材料 , 1984, (03) [5] 王毅. 國(guó)內(nèi)混合集成電路市場(chǎng)現(xiàn)狀及預(yù)測(cè)[J]. 電子元件與材料 , 1994,(03) [6] 孫行倫. 我國(guó)混合集成電路的應(yīng)用現(xiàn)狀及市場(chǎng)需求[J]. 電子元件與材料 , 1988, (04) [7] 候國(guó)棟. 混合集成電路應(yīng)用和發(fā)展動(dòng)態(tài)[J]. 電子元件與材料 , 1987, (01) [8] 束湍.

112、 混合集成電路產(chǎn)品結(jié)構(gòu)及先進(jìn)的生產(chǎn)手段[J]. 電子元件與材料 , 1985, (03) [9] 杜磊，孫承永，黃繼頗，包軍林. 混合集成電路有限元熱分析技術(shù)的研究（下）──軟件與應(yīng)用[J]. 電子元件與材料 , 1995,(05) [10] 張弛. 混合集成電路用的SMT[J]. 微納電子技術(shù) , 1989, (02)</p><p>　　[11] 王毅. 國(guó)內(nèi)混合集成電路市場(chǎng)現(xiàn)狀及預(yù)測(cè)[J]. 電子元件與

113、材料 , 1994,(03)</p><p>　　[12]李言榮，惲正中主編.電子材料導(dǎo)論［M］．北京：清華大學(xué)出版社,2004.P120~P492</p><p>　　[13]陳章其.電子器件［J］．1995，18（4）：239－248．P45~P264 </p><p>　　[14]鄭德海，鄭軍明，沈青.絲網(wǎng)印刷工藝［M］．北京：印刷工業(yè)出版社,1