版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、東南大學碩士學位論文1.244GHz、0.25μmCMOS工藝可變分頻比鎖相環(huán)倍頻器設計姓名:陳紅林申請學位級別:碩士專業(yè):電路與系統(tǒng)指導教師:王志功20040301AbstractWiththerapiddevelopmentoftelecommunicationnetworks,computernetworksandIntemet,itisurgenttobuildinformationsuperhighwayOptic—fiber
2、communicationsystemsaretheprincipalpartsofinformationsuperhighwayforitsmeritssuchasgreatcapacitylongtransmitdistance,economizingenergysource,antiinterferenceandantiradiationetcVSR(ve巧ShortReach)hasofferedakindoflow—costs
3、hortdistance,largecapacityinterconnectedwayfornetworkoperatorasonekindoffiberopticcommunication,SOhaveextremelywidemarketprospectsAmonolithicclocksynthesisPLL,whichisexpectedtoapplytoVSRsystem,hasbeendesignedandcharacter
4、izedinthispaperThePLLconsistsofaringoscillatorafrequencydivider,aphase/frequencydetectorachargepumpandaloopfilterThefactorofthefrequencydividerisprogrammableAllcellshavedifferentialarchitectureAtthemomentmostofRFchipsand
5、ultrahigh—speedcircuitsarebasedontechnologiessuchasGaAs,BipolarSi,BiCMOSandSOonWiththedevelopmenttowardsubmicronanddeepsubmicrontechnologies,CMOSwilltakemoreandmoreimportantroleinthefieldofRFICandultrahigh—speedICdesignb
6、ecauseitslowcostandeasyofimplementationHencethefrequencysynthesizerhasbeendesignedinTSMCO25lxmCMOStechnologyThispaperintroducesthedesignprocessesandfinaltestresultsofabovementionedcircuitindetailaccordingtotheorderofcirc
7、uitdesign,layoutdesign,processtotestAllcircuitundergoessimulation,accordwiththedesignrequirement,andthelayoutshavebeendeliveredtothechipmanufacturerandsuccessfullyfabricatedThemeasureresultsofthechipsetvalidateourdesigns
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.18μmcmos工藝單片集成鎖相環(huán)設計
- 0.18μmcmos工藝單片集成鎖相環(huán)設計
- 應用于OC-192標準的鎖相環(huán)倍頻器設計.pdf
- 適用于3.125gbsserdes系統(tǒng)低功耗鎖相環(huán)時鐘倍頻器的設計
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設計
- 應用于40Gb-s SerDes系統(tǒng)的鎖相環(huán)時鐘倍頻器設計.pdf
- 一個用于TFT-LCD時序控制的鎖相環(huán)時鐘倍頻器的設計.pdf
- 分數(shù)分頻的鎖相環(huán).pdf
- 面向60GHz分數(shù)型鎖相環(huán)應用的分數(shù)分頻器的設計.pdf
- 高純度小數(shù)分頻鎖相環(huán)設計.pdf
- 0.18μmcmos工藝622mhz電荷泵鎖相環(huán)設計
- 基于0.18μmcmos工藝電荷泵鎖相環(huán)的設計與實現(xiàn)
- 0.6μmcmos工藝622mhz電荷泵鎖相環(huán)的設計
- 13GHz VCO及鎖相環(huán)設計.pdf
- 基于0.13μmcmos工藝的鎖相環(huán)頻率綜合器環(huán)路及自動頻率校準器設計
- 100-110GHz倍頻器的研制.pdf
- 2.5ghz高速cmos鎖相環(huán)研究與設計
- 20-40GHz的寬帶倍頻器.pdf
- 基于0.18μmcmos工藝低功耗電荷泵鎖相環(huán)電路設計
- 鎖相環(huán)頻合器的分頻器的設計及其環(huán)路的分析.pdf
評論
0/150
提交評論