2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩102頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、當前,移動消費類電子產(chǎn)品性能的不斷提升對音頻信號的品質提出了更高的要求,而模數(shù)轉換器在音頻信號的轉換中起著關鍵作用。針對此類應用領域的要求,論文開展了高精度、低功耗、高動態(tài)范圍模數(shù)轉換器的研究與設計。
  論文選擇采用基于開關型運放的音頻Δ-∑(Delta-Sigma)結構,重點對其中的Δ-∑調(diào)制器(Modulator)展開研究。首先根據(jù)確定的轉換器性能指標,充分考慮包括運放的有限直流增益、增益帶寬積及噪聲、比較器的失調(diào)及回掃噪聲

2、以及DAC的非線性因素等在內(nèi)的非理想因素,建立非理想模型,通過MATLAB/Simulink進行系統(tǒng)仿真驗證,計算出系統(tǒng)各參數(shù)。同時,比較不同的DWA(Data Weighted Average)算法,給出新的DWA算法,在抑制非線性失真的功能沒有損失的情況下最大限度簡化了相關數(shù)字電路的面積和功耗。在電路實現(xiàn)中,使用半周期延遲的積分器,使運放只需工作半個周期,減少了靜態(tài)功耗;并提出一種高效的開關型運放電路和與之對應的Chopper技術,

3、有效降低了系統(tǒng)中的閃爍噪聲。在量化器方面,論文設計了電容型分壓與電阻型分壓兩種量化器切換電路,在功耗和面積上進行權衡優(yōu)化,結合提出的DWA方法,實現(xiàn)了一個18位的Δ-∑ Modulator。
  電路采用Global0.18μm CMOS工藝,芯片面積為1012μm×995μm。仿真結果表明在幅值為-4.35dB的信號輸入下信噪比達到了110.6dB,功耗和品質因素FOM分別約為4.95mW和428.18 fJ/Conversio

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論