版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、現(xiàn)今,在嵌入式控制領(lǐng)域里,面對(duì)各種設(shè)備控制功能需求的不斷增長,以往所采用的8位嵌入式處理器已經(jīng)不能滿足需求。隨著EDA技術(shù)的發(fā)展,設(shè)計(jì)一種面向某一類設(shè)備的專用處理器已經(jīng)成為可能。 本文基于操作系統(tǒng)硬件化與嵌入式處理器專用化的設(shè)計(jì)思想,提出一種專用嵌入式設(shè)備處理器的體系結(jié)構(gòu)。在該結(jié)構(gòu)中設(shè)計(jì)了一個(gè)硬件多任務(wù)調(diào)度邏輯單元,使其除了擁有普通嵌入式處理器的運(yùn)算與控制功能外,還具備基于自身硬件邏輯單元就可實(shí)現(xiàn)任務(wù)調(diào)度的能力。此外該體系結(jié)構(gòu)集
2、成了多種外圍設(shè)備硬驅(qū)動(dòng)邏輯單元,增加了處理器在控制方面的專業(yè)性能。本文針對(duì)分體空調(diào)這類家電設(shè)備的特性,基于該體系結(jié)構(gòu)實(shí)現(xiàn)了一款分體空調(diào)專用設(shè)備處理器(WASP)。WASP中的硬件多任務(wù)調(diào)度控制器可以支持4個(gè)用戶可設(shè)定優(yōu)先級(jí)的硬件任務(wù),采用基于時(shí)間片的中斷事件搶占任務(wù)調(diào)度機(jī)制。該調(diào)度機(jī)制不僅保證了每個(gè)任務(wù)都可以得到CPU服務(wù),也提高了任務(wù)調(diào)度的實(shí)時(shí)性。外圍器件硬驅(qū)動(dòng)邏輯用戶接口的設(shè)計(jì)有多個(gè)控制與狀態(tài)寄存器,通過讀寫這些特殊功能寄存器達(dá)到控
3、制硬驅(qū)動(dòng)邏輯的作用。 本文設(shè)計(jì)的分體空調(diào)專用設(shè)備處理器用VHDL語言進(jìn)行邏輯描述,并在Xilinx公司的FPGA芯片中實(shí)現(xiàn)。通過仿真后證明,該處理器由于不需要CPU進(jìn)行任務(wù)切換、數(shù)據(jù)保護(hù)等工作,CPU執(zhí)行效率可以達(dá)到99%以上。此外硬件多任務(wù)調(diào)度避免了軟件編程實(shí)現(xiàn)操作系統(tǒng)占用了大量存儲(chǔ)空間的問題,真正實(shí)現(xiàn)了零存儲(chǔ)空間占用,用少量的硬件邏輯換來了處理器芯片性能的大幅提高。同時(shí),由于WASP對(duì)外圍器件的控制更加專業(yè)化,簡化了外圍設(shè)備
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的小型實(shí)時(shí)圖像增強(qiáng)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向教學(xué)的16位微處理器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的實(shí)時(shí)視頻處理器的應(yīng)用設(shè)計(jì).pdf
- OFDM基帶處理器的FPGA實(shí)現(xiàn).pdf
- ARM DIS系統(tǒng)設(shè)計(jì)及實(shí)時(shí)多任務(wù)的實(shí)現(xiàn).pdf
- 基于FPGA的實(shí)時(shí)圖像信息處理器設(shè)計(jì)研究.pdf
- FFT處理器的FPGA設(shè)計(jì).pdf
- 基于FPGA的VLIW微處理器設(shè)計(jì)實(shí)現(xiàn).pdf
- 基于FPGA的FFT處理器的實(shí)現(xiàn).pdf
- 基于FPGA的軟核處理器及DDFS實(shí)現(xiàn).pdf
- 基于FPGA的音頻處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向AES加密的可配置處理器設(shè)計(jì)及實(shí)現(xiàn).pdf
- 基于FPGA+DSP的實(shí)時(shí)圖像處理器的研制.pdf
- 相控陣?yán)走_(dá)信號(hào)處理器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于fpga的微處理器設(shè)計(jì)
- 面向圖像處理的可配置處理器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于NiosⅡ的同構(gòu)多核處理器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 實(shí)時(shí)圖像處理器的軟硬件設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的可穿戴處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的FFT信號(hào)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論