半導體存儲器設計與實現(xiàn).pdf

1、由于超大規(guī)模集成電路(VLSI)的功能越來越復雜，規(guī)模越來越大，片上集成半導體存儲器已成為數(shù)字系統(tǒng)中非常重要的組成部分。對于片上系統(tǒng)(SOC)來說，片上集成存儲器是一種不可或缺的IP核，它的好壞將直接影響芯片的面積和系統(tǒng)性能。因此，本文將研究可以片上集成的半導體存儲器。
　　目前，片上集成存儲器一般采用靜態(tài)結(jié)構(gòu)，本文設計了一款32KB容量的靜態(tài)隨機存儲器(SRAM)。為了提高SRAM的存取速度和降低功耗，本文在設計過程中對存儲器的

2、體系結(jié)構(gòu)進行了優(yōu)化，設計了存儲單元，并采用了鎖存型靈敏放大器提高了存取速度，并且降低了功耗。采用0.35um工藝實現(xiàn)了版圖設計。由于大容量的存儲器版圖信息龐大，導致基于Spice的后仿真很困難，本文優(yōu)化設計了一種SRAM后仿真模型，在保證仿真精度的同時提高了仿真的速度。
　　在工業(yè)控制的很多領(lǐng)域中，當電源意外掉電的時候，保存SRAM數(shù)據(jù)的不丟失很重要。本文采用電可擦除不揮發(fā)存儲器(EEPROM)在電源掉電的時候，存儲SRAM中數(shù)據(jù)