輸出可編程的同步降壓型DC-DC芯片設計及穩(wěn)定性分析.pdf_第1頁
已閱讀1頁,還剩70頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、本論文基于科研項目“電源管理類集成電路關鍵技術理論研究與設計”,主要研究一款輸出可編程的高效率降壓型DC/DC轉(zhuǎn)換器XD2018的設計與實現(xiàn)工作。
   本文全面而系統(tǒng)地研究了降壓型DC/DC轉(zhuǎn)換器的基本工作原理,為XD2018的設計與實現(xiàn)提供了理論指導。系統(tǒng)設計采用電流模脈寬調(diào)制控制方案,大大提高了芯片的電源電壓和負載變化的瞬態(tài)響應性能,并且設計了斜坡補償電路以消除電流模DC/DC轉(zhuǎn)換器中占空比大于50%時出現(xiàn)的開環(huán)不穩(wěn)定、亞

2、諧波振蕩、對噪聲敏感等缺點。芯片XD2018采用了內(nèi)置同步整流技術,提高效率的同時還節(jié)約了PCB板的面積。對輸出電壓進行采樣的反饋電阻也被內(nèi)置在芯片中,不需再外接電阻,也節(jié)省了PCB板的面積。
   出于REF引腳到輸出的電壓增益被芯片內(nèi)部的反饋電阻設置為3,故當外接的DAC驅(qū)動REF從O.1V到1.167V變化時,就可實現(xiàn)輸出從0.3V到3.5V變化的動態(tài)編程。當REF上的電壓大于1.2V時,使內(nèi)部旁路P管導通把輸出電壓Vou

3、T同輸入電壓VIN直接相連,避免了由電感造成的功耗。
   論文針對DC/DC功率級電路的非線性特性,利用“電路平均法”實現(xiàn)線性化以指導穩(wěn)定性分析;針對XD2018電流環(huán)穩(wěn)定性,分析了峰值電流模DC/DC轉(zhuǎn)換器中的斜坡補償技術,給出了分段線性的補償方案;針對電壓環(huán)的穩(wěn)定性,采用Matlab軟件對電壓環(huán)頻域特性進行仿真驗證,從而恰到好處地實現(xiàn)了頻率補償。
   芯片XD2018采用0.5um CMOS工藝,并用Hspice

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論