一款低EMI降壓型DC-DC芯片設計.pdf

1、隨著微電子技術的飛速發(fā)展，電力電子設備在各個領域內(nèi)得到了廣泛的應用，作為設備驅(qū)動力源泉的電源管理類芯片對整機系統(tǒng)進行電能轉換、分配和實時監(jiān)測，是系統(tǒng)高效穩(wěn)定運行的重要保障，為使電能得到更加高效合理的管理，針對不同的應用領域的不同需求開發(fā)針對性的電源管理芯片是目前的趨勢之一。本文基于工程實踐項目開發(fā)一款針對汽車電子的低EMI降壓型DC/DC轉換器的芯片設計，并完成該芯片的電路設計與物理實現(xiàn)。
　　本文在研究對比降壓型DC/DC開關轉

2、換器的主流控制方式后針對該芯片的應用需求采取峰值電流模反饋的 PWM控制方式，使系統(tǒng)具有較快的負載響應速度，同時還通過針對峰值電流的實時檢測為電路提供過流保護防止芯片負載電流超出正常工作范圍造成芯片損毀。并對系統(tǒng)工作于重載高占空比模式下易產(chǎn)生的亞諧波振蕩的情況采取一階線性斜坡補償，提升了系統(tǒng)的穩(wěn)定性。拓撲結構采用新型的同步整流技術，克服了二極管整流帶來的導通損耗，使系統(tǒng)效率得到提升。并針對應用環(huán)境對于降低電磁干擾的需求，通過采用擴頻時鐘

3、技術克服了工作于的固定頻率下的脈寬控制方式易產(chǎn)生較大的電磁干擾的缺點，使時鐘信號的頻譜在一定范圍內(nèi)展寬此舉能夠大大削弱時鐘信號的峰值噪聲增益使其達到近20dB的降低，降低開關電源芯片的電磁干擾對整機系統(tǒng)內(nèi)部模塊的穩(wěn)定工作有著重要意義。此外還針對高集成度芯片的測試需求對該芯片增加可測性的設計，使芯片內(nèi)部一些關鍵信號能夠更加方便可靠地測得，能夠縮短測試周期并提高測試效率。整個芯片的電路設計是在Cadence平臺下完成的，并對電路的子模塊分別