等離子顯示器（PDP）驅(qū)動芯片設(shè)計及關(guān)鍵技術(shù)研究.pdf

1、功率集成電路在大量的消費電子產(chǎn)品中發(fā)揮著越來越重要的作用，面向消費電子應(yīng)用需求的功率器件和功率集成電路技術(shù)成為當(dāng)前微電子領(lǐng)域研究和開發(fā)的重點之一。 近年來等離子顯示器(PDP)己成為高清晰度電視(HDTV)及數(shù)字電視的主流產(chǎn)品之一。PDP驅(qū)動芯片是PDP系統(tǒng)中不可缺少的組成部分，使用量大，占整個PDP系統(tǒng)成本比例高，目前還全部依賴進口。因此，迫切需要研究開發(fā)基于國內(nèi)現(xiàn)有制造工藝的功率器件，設(shè)計具有自主知識產(chǎn)權(quán)的低成本的PDP驅(qū)動

2、芯片。本論文基于國內(nèi)現(xiàn)有的體硅CMOS制造工藝，研究符合PDP顯示驅(qū)動要求的高壓功率器件及相應(yīng)的高低壓兼容制造工藝，開發(fā)相應(yīng)的PDP驅(qū)動芯片，并應(yīng)用于PDP系統(tǒng)。 論文綜述了等離子顯示器的特點、應(yīng)用以及國內(nèi)外PDP行列高壓驅(qū)動芯片的研究和發(fā)展現(xiàn)狀，研究了PDP驅(qū)動芯片的特殊高壓器件及其工藝。從理論上重點分析和研究了高壓偏置柵結(jié)構(gòu)(Offset-Gate MOS)及橫向雙擴散結(jié)構(gòu)(LDMOS)的可集成器件和各項關(guān)鍵參數(shù)，綜合評估最

3、佳性能的各項參數(shù)值；然后以實現(xiàn)器件結(jié)構(gòu)及設(shè)計參數(shù)為目標(biāo)，進行了流片工藝的研究與設(shè)計，同時充分考慮對低壓標(biāo)準(zhǔn)CMOS工藝的兼容性，完成了工藝流程的設(shè)計。在器件和工藝設(shè)計的基礎(chǔ)上，進行高壓器件的建模，解決了將定制設(shè)計的特殊高壓器件應(yīng)用到PDP驅(qū)動電路的仿真和評估的問題。 論文還分別研究和設(shè)計了PDP行、列驅(qū)動芯片的控制電路、低壓延時驅(qū)動電路和信號電平提升電路。低壓延時驅(qū)動電路的設(shè)計在研究了多種延時級電路的基礎(chǔ)上，提出了一種易于調(diào)整延

4、遲時間的新電路結(jié)構(gòu)，在信號電平提升電路(即高低壓轉(zhuǎn)化電路)的設(shè)計方案中，針對6管CMOS高低壓轉(zhuǎn)換電路，重點分析其功耗和可靠性，得到了最優(yōu)化的信號電平提升電路設(shè)計參數(shù)，同時也降低了低壓電路版圖面積。低壓延時驅(qū)動電路和高壓電路的聯(lián)調(diào)仿真驗證了設(shè)計的有效性。 論文還研究了PDP驅(qū)動芯片的可靠性問題，包括各部分電路的靜電泄放(ESD)保護和抗閂鎖(Larch Up)效應(yīng)；分別分析和設(shè)計了輸入輸出部分及高低壓接口部分的ESD保護電路，然

5、后重點研究了電源和地之間ESD保護電路，給出了ESD保護電路的實現(xiàn)方案并通過了電路模擬。在此基礎(chǔ)上，提出了全芯片的ESD保護網(wǎng)絡(luò)方案。在ESD保護的基礎(chǔ)上提出了防止Latch Up的有效方案，在版圖設(shè)計上增加多子保護環(huán)和少子保護環(huán)以避免閂鎖效應(yīng)，最終確定PDP驅(qū)動芯片所需的保護方案。 論文最終完成了PDP行列驅(qū)動芯片的版圖設(shè)計，并根據(jù)提出的高低壓兼容工藝在無錫華潤上華半導(dǎo)體公司進行了流片，芯片測試結(jié)果完全符合各項設(shè)計指標(biāo)要求，所