基于FPGA的SCI節(jié)點的研究與實現(xiàn).pdf

1、國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標準的FC通信卡，本課題是這個項目的進一步引伸，用于設(shè)計SCI接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI節(jié)點進行研究與實現(xiàn)。論文先概述SCI協(xié)議和SCI節(jié)點模型。SCI協(xié)議是一種可支持高性能多處理器，一致性內(nèi)存共享，高度可擴展的互聯(lián)標準；SCI節(jié)點模型包含發(fā)送和接收存儲器、旁路FIFO、地址解碼、多路

2、復(fù)合和高速串行通信接口等。接著詳細介紹利用FPGA上的資源如何在嵌入式開發(fā)工具EDK中實現(xiàn)SCI節(jié)點模型。利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA內(nèi)嵌的RoeketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；地址解碼和多路復(fù)合分別被實現(xiàn)在控制邏輯中；最后采用OPB-PCI橋接核實現(xiàn)了CPCI接口邏輯。 本課題采用SO

3、PC方案來實現(xiàn)FPGA邏輯設(shè)計。采用Verilog硬件描述語言實現(xiàn)旁路FIFO；采用VHDL硬件描述語言來實現(xiàn)Aurora鏈路層模塊。在Xilinx ISE中分別實現(xiàn)旁路FIFO和Aurora模塊的功能及時序仿真；最后在EDK中實現(xiàn)整體設(shè)計，下載到開發(fā)板上，并利用ChipSeope Pro虛擬邏輯分析儀對設(shè)計進行驗證。本課題設(shè)計完成的SCI接口在Windows 2000操作系統(tǒng)下在兩臺主機A和B間進行通信，兩機A->B直接傳輸速率目前為