基于FPGA的ARM核心模塊研究與實(shí)現(xiàn).pdf

1、為了提高ARM7嵌入式處理器的系統(tǒng)效率和擴(kuò)大其應(yīng)用范圍,本文首先對(duì)ARM7體系結(jié)構(gòu)及指令系統(tǒng)進(jìn)行了認(rèn)真的分析和研究,提出將哈佛結(jié)構(gòu)應(yīng)用于ARM7體系中,達(dá)到數(shù)據(jù)總線與指令總線相分離的目的,使指令流水與數(shù)據(jù)流水在保證空間并行性的前提下實(shí)現(xiàn)時(shí)間并行性。然后對(duì)ARM核心模塊中的ARM中斷向量表和微程序控制器進(jìn)行深入研究,提出可控ARM異常表和可重構(gòu)系統(tǒng)指令集的微程序控制器。最后,采用自頂向下的設(shè)計(jì)方法和Verilog硬件描述語(yǔ)言,按照面向FP

2、GA的EDA開(kāi)發(fā)方式,在Xilinx ISE9.1 i集成環(huán)境下實(shí)現(xiàn)可控ARM異常表、指令譯碼器和可重構(gòu)系統(tǒng)指令集的微程序控制器電路模塊,并通過(guò)ModelSim XEⅢ6.2c對(duì)所設(shè)計(jì)的模塊進(jìn)行功能仿真驗(yàn)證。
　　 ARM異常表是進(jìn)行ARM嵌入式開(kāi)發(fā)的關(guān)鍵,由傳統(tǒng)的ARM中斷向量表優(yōu)化而來(lái),優(yōu)化策略包括以下兩方面:一方面,將二級(jí)映射關(guān)系的ARM中斷向量表改進(jìn)為三級(jí)樹(shù)型關(guān)系的可控ARM異常表,并通過(guò)三級(jí)樹(shù)型結(jié)構(gòu)表示ARM異常表和各

3、類異常的處理路徑,提高了ARM異常的處理效率。并且通過(guò)改變異常處理分支,實(shí)現(xiàn)了異常表的可控制性。另一方面,通過(guò)將異常仲裁電路集成到可控ARM異常表中的方法,提高異常的響應(yīng)速度。
　　 微程序控制器是保證ARM處理器正常運(yùn)行的關(guān)鍵,通過(guò)對(duì)微程序控制器的功能和結(jié)構(gòu)進(jìn)行分析,針對(duì)其單一系統(tǒng)指令集不能很好應(yīng)用于實(shí)際的問(wèn)題,引入可重構(gòu)系統(tǒng)指令集的微程序控制器,并通過(guò)動(dòng)態(tài)微程序設(shè)計(jì)方式對(duì)其進(jìn)行實(shí)現(xiàn),從而使指令系統(tǒng)更加靈活,并且可根據(jù)實(shí)際應(yīng)用

4、動(dòng)態(tài)改變指令功能或系統(tǒng)指令集。
　　 指令譯碼器IR對(duì)微程序控制器的設(shè)計(jì)至關(guān)重要,通過(guò)對(duì)IR的深入研究和分析,在其原有功能的基礎(chǔ)上,增加了簡(jiǎn)單譯碼的功能,在保證指令譯碼器能夠正確分離操作碼與操作數(shù)的同時(shí),能夠?qū)崿F(xiàn)對(duì)操作數(shù)地址的譯碼操作,進(jìn)而將譯出的操作數(shù)地址直接輸出到尋址部件,提高數(shù)據(jù)流水的速度。
　　 為了驗(yàn)證優(yōu)化方案的穩(wěn)定性,在ModelSim中對(duì)上述模塊優(yōu)化后的電路實(shí)現(xiàn)進(jìn)行功能仿真,實(shí)驗(yàn)結(jié)果表明改進(jìn)的ARM7核心模

5、塊能夠提高處理器的靈活性和系統(tǒng)的運(yùn)行效率。同時(shí)也驗(yàn)證了以下三個(gè)方面:(1)可控ARM異常表能夠高效處理異常請(qǐng)求,并可通過(guò)改變異常處理分支電路實(shí)現(xiàn)其可控性；(2)指令譯碼器IR除能夠正確地從指令中分離操作碼和操作數(shù)外,還能完成簡(jiǎn)單的譯碼操作；(3)可重構(gòu)系統(tǒng)指令集的微程序控制器能兼容ARM7 Thumb指令系統(tǒng)的部分指令,并實(shí)現(xiàn)指令流水與數(shù)據(jù)流水相互獨(dú)立且具有時(shí)間并行性,提高了指令的執(zhí)行效率。最后,在以上設(shè)計(jì)的基礎(chǔ)上進(jìn)行擴(kuò)展和完善,即可實(shí)