一種適于數(shù)字通信系統(tǒng)的可編程邏輯器件宏單元結(jié)構(gòu)及其驗(yàn)證.pdf

1、隨著可編程邏輯器件的發(fā)展，F(xiàn)PGA的應(yīng)用已經(jīng)越來(lái)越廣泛，且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢(shì)?？删幊踢壿嬈骷﨔PGA以其高集成度、高速度、開(kāi)發(fā)周期短、穩(wěn)定性好而受到了人們的青睞，并得到了廣泛的應(yīng)用。 本文的主要工作是對(duì)一種適于數(shù)字通信系統(tǒng)的可編程邏輯器件宏單元結(jié)構(gòu)進(jìn)行研究，并提出基于FPGA的原型驗(yàn)證方法對(duì)宏單元結(jié)構(gòu)進(jìn)行功能驗(yàn)證，證明宏單元結(jié)構(gòu)的可行性以及在數(shù)字通信系統(tǒng)的應(yīng)用設(shè)計(jì)中應(yīng)具有的高性能和資源利用

2、率的優(yōu)越性。 本文首先分析和比較了目前各種可編程邏輯器件的結(jié)構(gòu)，提出一種LUT(Look Up Table)和多路選擇(MUX)的混合結(jié)構(gòu)，并對(duì)專用快速進(jìn)位邏輯和級(jí)聯(lián)鏈設(shè)計(jì)、實(shí)現(xiàn)快速乘法運(yùn)算的“與”門(mén)設(shè)計(jì)、多端口的輸出設(shè)計(jì)、多寄存器設(shè)計(jì)進(jìn)行研究及改進(jìn)，這些措施很大地改善了宏單元的數(shù)據(jù)處理速度和硬件資源利用率。然后，對(duì)所設(shè)計(jì)的宏單元邏輯實(shí)現(xiàn)能力和性能做了分析比較。最后通過(guò)實(shí)現(xiàn)兩種具代表性的電路來(lái)對(duì)所設(shè)計(jì)的宏單元結(jié)構(gòu)進(jìn)行驗(yàn)證，結(jié)果表