磁共振譜儀系統(tǒng)中DSP32C的功能分析及FPGA替代研究.pdf

1、本文詳細(xì)敘述了利用可編程邏輯器件完成東軟數(shù)字醫(yī)療核磁共振譜儀數(shù)字信號處理器DSP32C芯片的研究，雖然文中給出的是譜儀控制系統(tǒng)中信號處理器的設(shè)計方法和過程，但設(shè)計思想和設(shè)計方法卻具有通用性。DSP32C是AT&T公司推出的一款32位浮點處理器，是東軟數(shù)字醫(yī)療核磁共振譜儀的運算部件，已經(jīng)停產(chǎn)，使用功能靈活強大的FPGA(Field Programmable Array)器件對其進行替代，不僅可以節(jié)約成本并保證正常核磁的生產(chǎn)，也可避免因器件

2、改動帶來局部電路改動的弊端。本設(shè)計從指令的功能入手，采用自頂向下的設(shè)計方法，用VHDL(VHSIC Hardware：Description Language)硬件描述語言對這片處理器的功能進行了行為級的描述，簡練地設(shè)計了內(nèi)部數(shù)據(jù)流圖，用Xilinx公司的FPGA開發(fā)軟件ISE8.2i進行設(shè)計，Modelsim6.1f進行模擬仿真。 本文首先介紹了原處理器DSP32C的一些基本結(jié)構(gòu)特征，然后根據(jù)它的性能要求設(shè)計了內(nèi)部數(shù)據(jù)流圖，進

3、而完成了處理器控制模塊的設(shè)計，并在此基礎(chǔ)上將系統(tǒng)分成若干子模塊，包括存儲器單元、浮點運算單元和并行口單元，根據(jù)DSP32C數(shù)據(jù)手冊的規(guī)格，逐個實現(xiàn)了其功能，給出了仿真圖。其中的浮點運算單元，包括了單精度浮點補碼乘法運算和40位的浮點補碼加法運算。采用這樣的設(shè)計思路在不關(guān)心原處理器內(nèi)部結(jié)構(gòu)的情況下，僅從指令出發(fā)，最大程度地發(fā)揮VHDL語言設(shè)計的靈活性，繼而成功地完成了系統(tǒng)的設(shè)計，用Modelsim仿真，結(jié)果基本達(dá)到原處理器的性能要求，并最