2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩95頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、本文研究了磁共振成像譜儀中的關(guān)鍵部件梯度波形發(fā)生器的原理,并實(shí)現(xiàn)其上的數(shù)字信號(hào)處理器——DSP32C的功能。這些研究工作為我國自行開發(fā)譜儀提供了寶貴的資料。主要研究工作包括以下內(nèi)容:首先,從研究譜儀的原理和結(jié)構(gòu)入手,分析了梯度波形發(fā)生器MR3040的原理、結(jié)構(gòu)以及信號(hào)流。其次,在研究了DSP32C的結(jié)構(gòu)和軟件開發(fā)系統(tǒng)的基礎(chǔ)上,通過邏輯分析儀獲得了DSP32C運(yùn)行時(shí)的寶貴數(shù)據(jù),確定了它在梯度波形發(fā)生器上的功能是計(jì)算變換矩陣,以及變換矩陣的

2、物理含義。再次,提出了兩種實(shí)現(xiàn)DSP32C功能的方案,并對(duì)方案進(jìn)行了對(duì)比分析。方案一:用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理器DSP32C,實(shí)現(xiàn)芯片替換,但是該方案難度較大、工期較長;方案二:用DSP(DigitalSignalProcessor,數(shù)字信號(hào)處理器)+FPGA(FieldProgrammableGateArray,現(xiàn)場可編程門陣列)實(shí)現(xiàn)DSP32C在梯度波形發(fā)生器上的功能,實(shí)現(xiàn)功能替換。DSP+FPGA結(jié)構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)

3、的通用性,適于模塊化,從而提高算法的效率,同時(shí)開發(fā)周期短、系統(tǒng)易于維護(hù)和擴(kuò)展。因此選擇了方案二來實(shí)現(xiàn)DSP32C的替換。在設(shè)計(jì)過程中,DSP芯片選擇了AD公司的ADSP-21160,F(xiàn)PGA選擇了Xilinx公司的Spartan-Ⅱ系列芯片。最后,完成了DSP模塊和FPGA模塊的設(shè)計(jì)。給出了DSP模塊的加載、中斷、初始化等設(shè)計(jì)方案和FPGA模塊的角度參數(shù)傳遞功能的設(shè)計(jì)方案。最后,給出了作為階段性成果的關(guān)鍵模塊的程序清單和模擬仿真波形圖。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論