頻率綜合器相位噪聲分析及全差分電荷泵設計.pdf

1、本文以應用于電視調諧器中的分數(shù)分頻頻率綜合器為出發(fā)點，從系統(tǒng)、電路和環(huán)路相位噪聲優(yōu)化三個方面對頻率綜合器的設計進行了深入分析和研究。本文的研究目的主要有兩點，(1)頻率綜合器相位噪聲分析模型的建立；(2)如何降低頻率綜合器的雜散。 本文首先在系統(tǒng)設計方面采用了基于穩(wěn)定性優(yōu)化方法設計了四階鎖相系統(tǒng)，歸納總結了四階鎖相系統(tǒng)設計的注意事項及具體流程。 其次在電路設計方面，為了提高頻率綜合器的雜散抑制性能，本文提出了一種高電流匹

2、配性的寬輸出擺幅全差分電荷泵電路及軌到軌輸入共模電平范圍的共模負反饋電路，同時又設計了一種輸出信號完全對稱的鑒頻鑒相器來有效地克服時鐘效應對電荷泵性能的影響。采用新電路結構的頻率綜合器的雜散抑制性能比傳統(tǒng)結構提高了18dB。 本文還對鎖相環(huán)路的輸出相位噪聲進行了分析、建模和優(yōu)化。分析推導了各個模塊電路的輸出等效噪聲的解析表達式。帶內相位噪聲的測試結果和計算值相當接近，驗證了噪聲分析模型的準確性。 最后，根據(jù)電纜電視調諧器

3、的系統(tǒng)指標，我們在SMIC 0.18μm Mixed-signal 1P6M CMOS工藝下設計并實現(xiàn)了一個單片集成的分數(shù)分頻頻率綜合器。測試結果表明，電路的輸出頻率范圍可達1050MHz-1150MHz，頻率分辨率小于3KHz，環(huán)路鎖定時間小于80μs。10KHz頻偏處的相噪值為-71dBc/Hz，100KHz頻偏處的相噪值為-82dBc/Hz，1MHz頻偏處的相噪值為-110dBc/Hz。參考雜散小于-60dBc，分數(shù)雜散在頻偏4M