基于航天及空間應用的單片多處理體系結構研究.pdf

1、本文研究內容是北京微電子技術研究所“十五”航天專用容錯處理器課題的成部分，作者系統(tǒng)深入地研究了基于航天及空間應用的并行與容錯單片多處理體結構。所做的主要研究工作及其創(chuàng)新點如下： 1、作為主要完成人之一，實現了基于SPARC V8結構的容錯32位RISC處理器BM3801設計，并流片測試成功。芯片采用0.18um SMIC工藝，硅片面積5×5 mm<'2>，芯片面積4.5×4.5cm<'2>，功耗180mW。 2、提出了分

2、段最佳一致收斂(convergence)的線性擬合方法，用以產生浮點除法/開方運算中迭代的初值，與Goldschmidt算法采用查找表ROM結構相比，初值產生電路面積減小了1/3；與基16 SRT算法相比，雙精度除法性能提高了1.8倍。 3、研究實現了結構簡單且用同一組硬件實現三角，雙曲，指數以及對數函數等超越函數處理器，并且面積小，功耗可控。 4、提出了可動態(tài)配置為不同運行模式的單片雙核處理結構，以滿足航天不同應用領域

3、或飛行器不同飛行階段的需要。當需要高性能運算時，可動態(tài)配置為雙核并行；當需要強容錯時，可配置為雙核冗余容錯結構，并且當某單處理器發(fā)生永久故障時，自動降級為單處理器執(zhí)行，以完成航天器飛行過程中最基本任務。 5、提出了兩級容錯結構：底層容錯由單處理器的容錯機制實現，上層容錯由雙核冗余機制實現。該結構顯著提高糾檢錯能力，能直接在處理器流水線內部快速糾檢錯。能夠糾正時序電路單位錯和雙核非同一地址寄存器及cache的多位錯，以及組合電路的