版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、基準(zhǔn)是集成電路中一個(gè)重要的單元模塊,其廣泛應(yīng)用于各種模擬集成電路、數(shù)?;旌闲盘柤呻娐泛推舷到y(tǒng)芯片中。隨著集成電路產(chǎn)業(yè)的發(fā)展和半導(dǎo)體制造工藝技術(shù)的進(jìn)步,芯片的工作電壓在不斷下降,當(dāng)電源電壓下降到1 V 或更低時(shí)傳統(tǒng)的帶隙基準(zhǔn)電路將不再通用,因此對低電源電壓CMOS基準(zhǔn)進(jìn)行研究與設(shè)計(jì)具有現(xiàn)實(shí)意義。 本論文的研究工作主要包括三個(gè)方面內(nèi)容,即低電源電壓基準(zhǔn)理想精度的研究、一階溫度補(bǔ)償?shù)蛪夯鶞?zhǔn)的設(shè)計(jì)和高階溫度補(bǔ)償?shù)蛪夯鶞?zhǔn)的設(shè)計(jì)。
2、 低電源電壓基準(zhǔn)理想精度的研究,首先從低電源電壓基準(zhǔn)生成原理入手,在理想化情況下建立數(shù)學(xué)模型,然后導(dǎo)入目標(biāo)工藝中雙極型晶體管的具體參數(shù),利用MATLAB 進(jìn)行仿真,得出在目標(biāo)工藝下使用一階溫度補(bǔ)償?shù)牡碗娫措妷夯鶞?zhǔn)能夠達(dá)到的理想化最高精度,并將其作為下文具體電路設(shè)計(jì)中的一個(gè)依據(jù)。 一階溫度補(bǔ)償?shù)蛪夯鶞?zhǔn)的設(shè)計(jì),首先設(shè)計(jì)是基于UMC 0.18 μm 標(biāo)準(zhǔn)CMOS工藝進(jìn)行的,設(shè)計(jì)時(shí)將能夠?qū)﹄娐肪仍斐捎绊懙恼`差源模塊化,然后針對這些誤
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 1V帶溫度曲率補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源的研究與設(shè)計(jì).pdf
- 輸出電壓為1V的LDO設(shè)計(jì).pdf
- 1V以下低電壓低功耗帶隙基準(zhǔn)電路設(shè)計(jì).pdf
- 全CMOS基準(zhǔn)電壓源的設(shè)計(jì)與研究.pdf
- CMOS集成基準(zhǔn)電壓源設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì)研究.pdf
- 超低功耗CMOS基準(zhǔn)電壓源的研究與設(shè)計(jì).pdf
- 低電壓下高速低功耗CMOS ADC的研究與設(shè)計(jì).pdf
- 高精度CMOS帶隙電壓基準(zhǔn)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高性能CMOS帶隙電壓基準(zhǔn)源的研究與設(shè)計(jì).pdf
- 低壓低溫漂CMOS基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 寬輸入、高電源電壓抑制的帶隙基準(zhǔn)電壓源設(shè)計(jì).pdf
- CMOS Pipeline ADC-帶隙基準(zhǔn)電壓源的設(shè)計(jì).pdf
- 低電壓低功耗高精度的CMOS帶隙基準(zhǔn)電壓源.pdf
- 基于襯底驅(qū)動的CMOS帶隙基準(zhǔn)電壓源的分析與設(shè)計(jì).pdf
- 高精度高電源電壓抑制比CMOS帶隙基準(zhǔn)源設(shè)計(jì).pdf
- cmos課程設(shè)計(jì)報(bào)告--低壓cmos帶隙電壓基準(zhǔn)源設(shè)計(jì)
- 基于動態(tài)閾值低功耗CMOS基準(zhǔn)電壓源設(shè)計(jì).pdf
- 基于65納米CMOS工藝基準(zhǔn)電壓電流源的設(shè)計(jì).pdf
評論
0/150
提交評論