基于函數動態(tài)重用的處理器性能優(yōu)化研究.pdf

1、現(xiàn)代計算機的性能主要由每周期所執(zhí)行的指令數(IPC)來衡量，而現(xiàn)代計算機的體系結構依靠指令級并行來改善性能。為了獲得更高的IPC，需要盡可能多的以潛在的順序而不是程序序列定義的順序來并行執(zhí)行不相關的指令。增加同時發(fā)射的指令數量通常使用的是靜態(tài)的超長指令字技術或者動態(tài)的超標量技術。為了將指令盡可能早的插入到執(zhí)行流水線中來減少流水線的停頓，從而引入了前瞻技術。近年來前瞻技術引起了人們廣泛的研究興趣，其中包括分支預測技術、值預測技術和地址預測

2、技術等。但是，應該注意到這些前瞻技術潛在的目的是體系結構在前瞻模式下執(zhí)行指令的能力和當前瞻失敗時取消結果的能力。在前瞻技術增加IPC數量的同時，指令的有效執(zhí)行時間沒有被減少，即在一定情況下有效執(zhí)行時間被增加用來計算恢復錯誤的前瞻。
　　雖然前瞻技術能增加IPC，但不能必要的增加有效指令執(zhí)行的數量。為進一步提高處理器性能，研究者們探索了重用技術，并成為近年來體系結構設計者關注的熱點。重用技術是非前瞻的技術，它通過調用緩存的先前執(zhí)行結

3、果來跳過有效指令的執(zhí)行。重用技術按照粒度劃分為指令級重用、基本塊級重用和蹤跡級重用。本文沿著重用技術由細粒度向粗粒度的這一發(fā)展趨勢，探索了更粗粒度的函數級重用技術。
　　函數級動態(tài)重用技術的基本思想是，在處理器運行的過程中，對函數特征進行動態(tài)抓取，并緩存函數特征信息至函數重用表中，當此函數被再次調用時，遍歷函數重用表，如果與先前執(zhí)行的函數信息相匹配，就直接調用先前函數的執(zhí)行結果來跳過函數體的重復執(zhí)行，更新處理器的狀態(tài)，繼續(xù)此函數后