具有內(nèi)部基準(zhǔn)的10位50MSPS流水線A-D轉(zhuǎn)換器設(shè)計(jì).pdf

1、流水線模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter, ADC)是一種使用最為廣泛的模擬數(shù)字接口部件，它能實(shí)現(xiàn)速度和精度之間最好的折衷，且電路結(jié)構(gòu)非常適用于CMOS集成工藝制作。因此，如何實(shí)現(xiàn)高速、高精度流水線型A/D轉(zhuǎn)換器成為近年來(lái)人們關(guān)注的熱點(diǎn)。 本文在充分文獻(xiàn)調(diào)研的基礎(chǔ)上，完成了具有內(nèi)置帶隙基準(zhǔn)電壓源的10位流水線A/D轉(zhuǎn)換器的設(shè)計(jì)，并采用CHARTERED0.35μm CMOS工藝模型和Cadence

2、工具對(duì)A/D轉(zhuǎn)換器進(jìn)行整體性能的仿真驗(yàn)證。重點(diǎn)完成了流水線ADC中關(guān)鍵模塊如余量增益電路、高精度比較電路、低功耗帶隙基準(zhǔn)電壓源、子DAC(Digital-to-Analog Converter，DAC)電路、子ADC電路、時(shí)鐘電路、數(shù)字糾錯(cuò)單元電路的設(shè)計(jì)和仿真。此外，還對(duì)ADC做了相應(yīng)的版圖設(shè)計(jì)。 論文研究的創(chuàng)新點(diǎn)主要體現(xiàn)在流水線A/D轉(zhuǎn)換器采用低功耗技術(shù)設(shè)計(jì)的帶隙基準(zhǔn)電壓源，有效的降低了電源抖動(dòng)對(duì)A/D轉(zhuǎn)換的影響，提高了ADC

3、的精度；此外，設(shè)計(jì)了一個(gè)適用于流水線模數(shù)轉(zhuǎn)換器的高增益、高帶寬的運(yùn)算放大器，以減少因運(yùn)放的有限增益所帶來(lái)的誤差；并且，與傳統(tǒng)的設(shè)計(jì)方法相比較，本文采用數(shù)量更少的MOS管設(shè)計(jì)了柵壓自舉開(kāi)關(guān)并將其用于采樣電路，確保模數(shù)轉(zhuǎn)換器在信號(hào)輸入頻率較高時(shí)仍然有較好的性能。在完成流水線ADC的整體設(shè)計(jì)之后，本文對(duì)影響流水線ADC性能的因素做了分析，并結(jié)合本文的設(shè)計(jì)實(shí)踐降低ADC的誤差。 整個(gè)A/D轉(zhuǎn)換器在Cadence工作平臺(tái)下，使用Spect