外接式混合信號(hào)分析儀的邏輯分析模塊硬件設(shè)計(jì).pdf

1、混合信號(hào)分析儀作為一種新型的測(cè)試儀器，兼具邏輯分析儀的數(shù)據(jù)域分析能力和數(shù)字存儲(chǔ)示波器的時(shí)域分析功能，被廣泛應(yīng)用于測(cè)試領(lǐng)域?；赨SB（Universal Serial Bus）接口的外掛式虛擬測(cè)試儀器因具有低成本、易攜帶和易擴(kuò)展等特點(diǎn)而逐漸成為廉價(jià)型虛擬儀器系統(tǒng)的主流。
　　外接式混合信號(hào)分析儀主要由邏輯分析模塊和示波器模塊兩個(gè)部分組成。本課題研制目標(biāo)是邏輯分析模塊的硬件部分設(shè)計(jì)。重點(diǎn)討論了邏輯分析模塊的整體方案設(shè)計(jì)、大容量高速數(shù)

2、據(jù)采集、存儲(chǔ)電路設(shè)計(jì)以及混合觸發(fā)電路的設(shè)計(jì)。其中，信號(hào)模擬波形與信號(hào)邏輯波形的采集基于同一個(gè)主時(shí)鐘，保證了采集數(shù)據(jù)的相關(guān)性；在波形顯示界面上也采用相同的時(shí)基，保證了模擬波形與邏輯波形具有相同的時(shí)間基準(zhǔn)；在混合觸發(fā)電路中產(chǎn)生的觸發(fā)信號(hào)同步觸發(fā)兩個(gè)采集模塊，使模擬波形與邏輯波形的采集窗口（相對(duì)于觸發(fā)點(diǎn)）一致以及采用串并轉(zhuǎn)換技術(shù)實(shí)現(xiàn)高速采樣是本設(shè)計(jì)的創(chuàng)新點(diǎn)。
　　本文的主要工作內(nèi)容有：
　　1．?dāng)?shù)據(jù)采集通道部分設(shè)計(jì)：包括邏輯探頭的

3、設(shè)計(jì)、輸入信號(hào)的數(shù)字化處理、門限電平產(chǎn)生電路和數(shù)字模擬信號(hào)復(fù)用電路的設(shè)計(jì)。該部分實(shí)現(xiàn)了邏輯分析模塊的前端信號(hào)采集和處理，同時(shí)為示波器模塊提供一路信號(hào)輸入。
　　2．?dāng)?shù)據(jù)采集與控制模塊設(shè)計(jì)：該部分是邏輯分析模塊的核心部分，主要在FPGA中實(shí)現(xiàn)。包括時(shí)鐘電路的設(shè)計(jì)、定時(shí)/狀態(tài)分析采樣電路的實(shí)現(xiàn)、混合觸發(fā)電路設(shè)計(jì)以及存儲(chǔ)控制電路的設(shè)計(jì)。
　　3．USB接口電路設(shè)計(jì)：該部分分析了USB協(xié)議的基本特性、USB接口芯片與數(shù)據(jù)采集電路部分