嵌入式10-bit 50MS-s流水線ADC設計技術研究.pdf

1、本文在分析比較了各種模數(shù)轉換器的特點、討論了模數(shù)轉換器的發(fā)展趨勢、總結了嵌入式條件下模數(shù)轉換器的特殊要求后，完成了一個基于嵌入式應用的10比特2.5V電源電壓50MHz采樣頻率的流水線模數(shù)轉換器的設計和芯片實現(xiàn)。 模數(shù)轉換器采用傳統(tǒng)的每級1.5位結構，一共9級流水線結構。為了達到低功耗和小面積設計，在系統(tǒng)結構上使用了運算放大器共享技術以減少所使用運放算大器的數(shù)目和采樣電容尺寸逐級縮小技術以減小運放算大器功耗和電路面積。

2、在電路實現(xiàn)上使用開關電容電路結構，電路子模塊的設計具有如下的特點：全差分電路結構的使用增大了信號擺幅和對共模噪聲的抑制；高擺幅的運算放大器與CMOS采樣開關的使用減小了開關電容電路的功耗和面積；高速低功耗動態(tài)鎖存比較器的使用減小了電路功耗也使模數(shù)轉換器在高速采樣時鐘下能保持各級輸出的模擬信號的穩(wěn)定；雙相非交疊時鐘產(chǎn)生電路提高了時鐘周期的利用率。 該模數(shù)轉換器芯片采用SMIC0.25um、2.5V、單層多晶、五層金屬的CMOS標準