大規(guī)模集成電源網(wǎng)絡(luò)的規(guī)劃分析和優(yōu)化設(shè)計.pdf

1、在現(xiàn)代大規(guī)模集成電路設(shè)計中，電源網(wǎng)絡(luò)正逐漸成為影響電路性能和可靠性的重要因素。電源，地網(wǎng)絡(luò)上的電壓降可能導(dǎo)致功能失效，或者降低芯片的工作速度，從而無法滿足時序設(shè)計指標(biāo)。另一方面，電源網(wǎng)絡(luò)上的大電流也可能導(dǎo)致芯片的電遷移失效。因此，為避免過大的電壓降以及電遷移失效，在設(shè)計流程中對電源網(wǎng)絡(luò)進(jìn)行分析是非常必要的。 本文提出了一套基于電源網(wǎng)絡(luò)分析的設(shè)計流程，在設(shè)計過程中的多個階段對芯片進(jìn)行電源網(wǎng)絡(luò)分析。但是，傳統(tǒng)的電源網(wǎng)絡(luò)分析方法通常非

2、常耗時，并不適合在芯片的規(guī)劃階段使用。因為我們在芯片的規(guī)劃階段完成了電源網(wǎng)絡(luò)的規(guī)劃設(shè)計，所以為了能夠在規(guī)劃階段分析電源網(wǎng)絡(luò)從而優(yōu)化設(shè)計，本文同時也提出了一種適用于規(guī)劃階段，且快速精確的電源網(wǎng)絡(luò)分析方法。 我們將這種設(shè)計方法應(yīng)用在了復(fù)旦大學(xué)“中視一號”高清晰數(shù)字電視地面?zhèn)鬏攨f(xié)議芯片當(dāng)中。模擬和流片實驗結(jié)果顯示，這種方法非常精確，而且分析速度快。在設(shè)計中，通過使用本文中電源網(wǎng)絡(luò)分析方法，這種基于電源網(wǎng)絡(luò)分析的設(shè)計流程成功地解決了芯片