基于FPGA的高速率多串口擴(kuò)展的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在通信、醫(yī)療、工業(yè)控制等諸多領(lǐng)域，經(jīng)常會(huì)遇到需要一個(gè)微控制器與多個(gè)外圍設(shè)備進(jìn)行相互通信，而一般的微控制器都只帶有一組或兩組串口通信接口，在這種情況下，就需要用到多串口芯片，在實(shí)際應(yīng)用中，經(jīng)常用到的是TL16C554，SP2338，SP2358等擴(kuò)展芯片，但是這些擴(kuò)展芯片均有一定的局限性，如最多只有4個(gè)串口，串行速率慢，波特率不能自行配制，價(jià)格較貴等缺點(diǎn)。另一方面，八十年代中后期出現(xiàn)的FPGA經(jīng)過二十多年的發(fā)展，由于其具有用戶可編程的特性

2、，已逐漸被市場所接受，并且FPGA有引領(lǐng)集成電路產(chǎn)業(yè)向前發(fā)展的勢頭。使用PLD來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。PLD的這些優(yōu)點(diǎn)使得PLD技術(shù)在90年代以后得到飛速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語言（HDL)的進(jìn)步。工程師可以自己在FPGA的軟件平臺(tái)和硬件平臺(tái)下設(shè)計(jì)串口擴(kuò)展芯片。利用FPGA實(shí)現(xiàn)串口擴(kuò)展的另一優(yōu)勢在于可以利用FPGA芯片剩余的資源空間進(jìn)行多串口擴(kuò)展功能實(shí)現(xiàn)，還可以與其他

3、功能模塊整合在一塊FPGA上，這樣就很好的節(jié)約了成本，減少了PCB的面積，這種優(yōu)勢是其它方案所無法比擬的。
　　基于以上考慮，本文提出了一種基于FPGA的多串口設(shè)計(jì)方案，通過調(diào)用FPGA的雙端口RAM內(nèi)核作為數(shù)據(jù)緩存，可以在一塊FPGA上實(shí)現(xiàn)八個(gè)甚至更多的標(biāo)準(zhǔn)串口，串口之間相互獨(dú)立全雙工工作；串口串行速率可以通過CPU寫命令進(jìn)行控制，可高達(dá)2Mbps。
　　本文從項(xiàng)目整體分析、模塊劃分、各個(gè)模塊的設(shè)計(jì)仿真、綜合及后仿真驗(yàn)證等