用于電表計量芯片的Sigma Delta調(diào)制器的研究與設(shè)計.pdf

1、隨著社會的進步與發(fā)展，具有高精度、低功耗及網(wǎng)絡(luò)功能的電子式電能表已被廣泛使用。在電子式電能表中，電能計量芯片是核心部分。目前大部分的電能計量芯片都采用Sigma-deltaADC作為計量芯片的模數(shù)轉(zhuǎn)換器。Sigma-deltaADC利用過采樣技術(shù)和噪聲整形技術(shù)，有效的抑制了信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，降低對模擬電路部分的要求，簡化了模擬電路的設(shè)計，降低生產(chǎn)成本。
　　 本文設(shè)計了適用于電表

2、計量芯片的Sigma-delta調(diào)制器，采用256倍的過采樣率，信號帶寬為2K，具有SNR為87.6dB，達到了14位精度。本文首先分析了各種模數(shù)轉(zhuǎn)換器的性能特點，在比較各種結(jié)構(gòu)的基礎(chǔ)上選擇了適合本文的Sigma-DeltaADC作為電能計量芯片的模數(shù)轉(zhuǎn)換器。本文在分析了Sigma-Delta調(diào)制器的工作原理基礎(chǔ)上，比較了傳統(tǒng)的反饋式調(diào)制器跟前饋式結(jié)構(gòu)的性能特點。基于比較分析結(jié)果，本文選擇了較為先進的基于環(huán)路濾波方式的兩階前饋式結(jié)構(gòu)作為

3、本文調(diào)制器的結(jié)構(gòu)。與傳統(tǒng)的反饋式結(jié)構(gòu)相比該前饋式結(jié)構(gòu)具有以下優(yōu)點:一、其信號傳遞函數(shù)STF(z)=1，因此，能降低積分器非理想因素引起的諧波失真，提高信噪比。二、能減小調(diào)制器的內(nèi)部節(jié)點的電壓擺幅，從而使得系統(tǒng)更加穩(wěn)定。本文通過使用MATLABSIMULINK對該調(diào)制器進行了行為級的設(shè)計，并完成了系統(tǒng)結(jié)構(gòu)的設(shè)計。
　　 在電路級設(shè)計過程中，本文把調(diào)制器電路按照其功能可以分為采樣電路、運算放大器、比較器、兩相互不交疊時鐘電路及基準源

4、等幾大模塊，對各個模塊按照系統(tǒng)的要求分別對其進行了設(shè)計。同時基于CSMC0.5μm/5VSiCMOS工藝模型，通過HSPICE軟件對各個電路模塊進行模擬仿真，并最終完成了各個模塊的設(shè)計。仿真結(jié)果表明其中的運放具有開環(huán)增益84.7dB，相位裕度為67°，具有44.8MHz帶寬；而比較器具有在100MHz下具有0.2mV的分辨度，而功耗僅為1.12mV；基準源具有約2.5V的輸出基準，溫度系數(shù)最小可達52ppm/℃。最后采用HSPICE進行