多機(jī)環(huán)境下總線接口部件的設(shè)計(jì)與研究.pdf

1、結(jié)合西北工業(yè)大學(xué)航空微電子中心所承擔(dān)的“十五”國(guó)防預(yù)研項(xiàng)目：新一代戰(zhàn)斗機(jī)用32位微處理器設(shè)計(jì)技術(shù)研究，作者參加了“龍騰R2”微處理器的設(shè)計(jì)。 “龍騰R2”微處理器在指令集和接口時(shí)序上與PowerPC750完全兼容，支持對(duì)稱多處理(SMP)系統(tǒng)。 作者的主要工作如下： 1)深入研究PowerPC750微處理器體系結(jié)構(gòu)和PowerPC60X總線協(xié)議，完成了“龍騰R2”微處理器總線接口部件的設(shè)計(jì)。在采用SMIC0.18

2、μmCMOS工藝庫(kù)的情況下，PhysicalCompiler的綜合結(jié)果顯示：總線接口部件的關(guān)鍵路徑是4.07ns，滿足設(shè)計(jì)頻率為233MHz的要求。 2)在完成“龍騰R2”微處理器設(shè)計(jì)的基礎(chǔ)上，探討了幾種在總線接口部件中實(shí)現(xiàn)可以提高多處理環(huán)境下處理器性能的方案：采用犧牲者緩沖區(qū)，合并寫緩沖區(qū)，優(yōu)化地址總線周期，采用“數(shù)據(jù)干涉”機(jī)制在兩處理器的Cache之間傳送數(shù)據(jù)，支持訪存操作的完全亂序等。仿真顯示：采用18入口(entry)的

3、犧牲者緩沖區(qū)，存儲(chǔ)器訪問(wèn)可以減少10﹪；采用合并寫緩沖區(qū)的策略，存儲(chǔ)器訪問(wèn)可以減少5﹪以上。 3)深入研究了目前流行的驗(yàn)證策略，提出了一種基于功能覆蓋率的驗(yàn)證環(huán)境的構(gòu)建方法。完成了總線接口部件的驗(yàn)證，并參與了“龍騰R2”微處理器的系統(tǒng)驗(yàn)證。 4)完成了“龍騰R2”微處理器的FPGA原型驗(yàn)證，驗(yàn)證結(jié)果顯示：“龍騰R2”微處理器可成功運(yùn)行西安航空計(jì)算技術(shù)研究所提供的VxWorks操作系統(tǒng)及實(shí)際應(yīng)用程序。 “龍騰R2”