基于FPGA的數(shù)字下變頻器的設(shè)計(jì).pdf

1、現(xiàn)場可編程門陣列(FPGA)是一種由用戶自行配置的高密度專用數(shù)字集成芯片，具有小型化、低功耗、可編程、數(shù)字化和快速方便實(shí)用的特點(diǎn)。FPGA的靈活性與高速處理的能力，使其由一種靈活的邏輯設(shè)計(jì)平臺發(fā)展為重要的信號處理元件，在各種軟件無線電產(chǎn)品中得到了廣泛的應(yīng)用。
　　本文設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的可編程數(shù)字下變頻器(DDC)，用于寬帶數(shù)字中頻軟件無線電接收機(jī)中，完成數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)計(jì)方法，將整個(gè)下變頻

2、器劃分為基本單元，實(shí)現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時(shí)，優(yōu)化配置各個(gè)模塊來滿足具體無線通信系統(tǒng)性能的要求。
　　首先本文從軟件無線電的理論基礎(chǔ)入手，介紹軟件無線電的結(jié)構(gòu)形式，數(shù)字下變頻器在接收機(jī)中的位置和作用，基本理論知識：帶通采樣定理，數(shù)字信號正交變換理論，多速率信號處理理論。
　　其次介紹數(shù)字下變頻器的設(shè)計(jì)方案并進(jìn)行實(shí)現(xiàn)和仿真。數(shù)字下變頻器采用基于數(shù)字正交混頻的下變頻結(jié)構(gòu)，本地振蕩器生成兩路正交的正余弦信號，將他們