基于VMM的驗(yàn)證平臺的研究與實(shí)現(xiàn).pdf

1、隨著集成電路設(shè)計(jì)規(guī)模的不斷增長和設(shè)計(jì)復(fù)雜度的不斷提高，集成電路的驗(yàn)證工作變的越來越困難。雖然傳統(tǒng)驗(yàn)證方法盡力保持技術(shù)更新以適應(yīng)設(shè)計(jì)尺寸以及復(fù)雜度的增加，但驗(yàn)證依然是當(dāng)今集成電路設(shè)計(jì)中面臨的最大挑戰(zhàn)。硬件描述語言用于寄存器傳輸級的設(shè)計(jì)，而驗(yàn)證語言需要更加抽象的性能，這樣就造成了硬件描述語言與硬件驗(yàn)證與語言的分向發(fā)展，從而使整個(gè)設(shè)計(jì)和驗(yàn)證的過程變得復(fù)雜。驗(yàn)證工作面臨的挑戰(zhàn)，在極大程度上促進(jìn)了驗(yàn)證技術(shù)的發(fā)展。為了彌補(bǔ)設(shè)計(jì)與驗(yàn)證之間存在的鴻溝，

2、驗(yàn)證工程師不斷的提出一些高級驗(yàn)證方法與技術(shù)，使其提高驗(yàn)證工作的效率。 本文介紹了傳統(tǒng)驗(yàn)證技術(shù)中的相關(guān)概念以及功能驗(yàn)證的一般方法，并分析它們的優(yōu)缺點(diǎn)。傳統(tǒng)的驗(yàn)證平臺針對設(shè)計(jì)對象使用測試用例進(jìn)行直接測試，存在這工作量大，周期長的缺點(diǎn)。針對這些問題，本文先介紹當(dāng)前流行的高級驗(yàn)證技術(shù)，其中，隨機(jī)約束自動(dòng)產(chǎn)生測試用例，使驗(yàn)證變得自動(dòng)化，并能發(fā)現(xiàn)驗(yàn)證工程師考慮不到的錯(cuò)誤；斷言從設(shè)計(jì)功能方面對設(shè)計(jì)者的假設(shè)和期望進(jìn)行檢查，便于在仿真過程中對錯(cuò)誤